基于OMAP-L138的數字示波器硬件設計

　　4.OMAP-L138與DDR2的接口電路設計

　　OMAP- L138內部集成的DDR2/Mobile DDR控制器可外接工作頻率150MHz的DDR2 SDRAM或者工作頻率133MHz的Mobile DDR。本設計采用DDR2 SDRAM作為系統后級波形數據緩存器。較之SDRAM，DDR2 SDRAM不僅讀寫(xiě)速度可大幅提高，存儲容量更是得到極大擴展,示波器因而能夠存儲更多波形數據并觀(guān)察到更多的波形細節，提高示波器對復雜信號和瞬態(tài)信號的捕獲概率。本設計的DDR2 SDRAM選用鎂光公司的DDR2 800內存顆粒，型號為MT47H64M16，容量為1Gbit，核心工作電壓為1.8V，核心工作頻率為400MHz，由于OMAP-L138內部的 DDR2控制器最高工作頻率為150MHz，所以此系統中DDR2需要降頻使用。OMAP-L138與DDR2的接口連接示意圖如圖3所示：

　　圖3 OMAP-L38與DDR2的接口連接示意圖

　　DDR2 的信號線(xiàn)包括時(shí)鐘、數據和命令三部分。本設計由DDR2控制器提供差分時(shí)鐘CLK+和CLK-給DDR2,，差分時(shí)鐘之間并接一個(gè)100Ω的匹配電阻，用以消除時(shí)鐘的毛刺并限制驅動(dòng)電流;數據部分主要完成數據傳輸工作，包括數據線(xiàn)DQ[15:0]、數據同步信號DQS(本設計LDQS對應數據線(xiàn)低八位，UDQS對應數據線(xiàn)高八位)、數據信號屏蔽線(xiàn)DM(在突發(fā)寫(xiě)傳輸時(shí)屏蔽不存儲的數據，LDM對應數據位低八位DQ[7:0]，UDM對應數據線(xiàn)高八位 DQ[15:8])，本設計在DQS信號和DM信號上串接一個(gè)22Ω的電阻，起抗干擾和濾波作用，提高信號質(zhì)量;命令部分包括行地址選通信號RASn、列地址選通信號CASn、寫(xiě)使能信號WEn、片選信號CSn、時(shí)鐘使能信號CKE以及芯片內部終端電阻使能ODT，主要完成尋址、組成各種控制命令以及內存初始化工作。本設計由于DDR2控制器內沒(méi)有終端電阻，因此將DDR2 SDRAM的ODT信號直接接地使DDR2芯片內的終端電阻無(wú)效。

　　DDR2的讀、寫(xiě)時(shí)序圖分別見(jiàn)圖4和圖5：

　　圖4 DDR2的讀數據時(shí)序圖

　　圖5 DDR2的寫(xiě)數據時(shí)序圖

　　5.以太網(wǎng)的接口電路設計

　　用示波器測量電信號時(shí)，信息和測量結果便捷的保存和共享變得日益重要。若數字示波器提供以太網(wǎng)接口，開(kāi)發(fā)人員就可以方便地將測量數據和結果通過(guò)網(wǎng)絡(luò )共享，實(shí)現遠程調試;也可以將波形數據通過(guò)網(wǎng)絡(luò )上傳到PC機上，在PC機上實(shí)現波形數據的處理、分析和顯示。

　　OMAP-L138內部集成的以太網(wǎng)控制器(EMAC)支持IEEE802.3標準，支持10Base-T和100Base-T兩種以太網(wǎng)標準，有全雙工和半雙工兩種工作模式可供選擇，提供了MII和RMII兩種以太網(wǎng)接口。

　　選用LAN8710以太網(wǎng)收發(fā)器，該以太網(wǎng)收發(fā)器提供MII和RMII兩種以太網(wǎng)接口。本設計采用MII接口實(shí)現LAN8710與EMAC的互聯(lián)。MII接口包括一個(gè)數據接口，一個(gè)MAC和PHY之間的管理接口。數據接口包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道有4根數據線(xiàn)、時(shí)鐘和控制信號，其中管理接口是雙信號接口：一個(gè)是時(shí)鐘信號，另一個(gè)是數據信號。通過(guò)管理接口，上層能監視和控制PHY。管理接口的時(shí)鐘MDC由EMAC提供，最高可達 8.3MHz;數據信號MDIO是雙向接口，與MDC同步，控制收發(fā)器并從收發(fā)器收集狀態(tài)信息?？墒占男畔ㄦ溄訝顟B(tài)、傳輸速度與選擇、斷電、低功率休眠狀態(tài)、TX/RX模式選擇、自動(dòng)協(xié)商控制、環(huán)回模式控制等。

　　以太網(wǎng)接口連接示意圖如圖6所示：

　　圖6 以太網(wǎng)接口連接示意圖

　　本設計采用外接25M有源晶振為以太網(wǎng)收發(fā)器提供時(shí)鐘輸入，當配置為100Mbit/s的數據傳輸速率時(shí)，LAN8710提供給EMAC 25MHz的發(fā)送時(shí)鐘TXCLK和接收時(shí)鐘RXCLK;當配置為10Mbit/s的數據傳輸速率時(shí)，25MHz時(shí)鐘輸入經(jīng)LAN8710內部PLL分頻 10倍后得到2.5MHz的收、發(fā)數據時(shí)鐘送給EMAC。發(fā)送數據總線(xiàn)TXD[3:0]和接收數據總線(xiàn)RXD[3:0]分別在發(fā)送時(shí)鐘TXCLK和接收時(shí)鐘RXCLK的上升沿被觸發(fā)。當選擇半雙工工作模式時(shí)，網(wǎng)絡(luò )沖突監測信號COL若檢測到網(wǎng)絡(luò )出現數據發(fā)送沖突，該信號會(huì )自動(dòng)置位報警。載波感應信號CRS 在網(wǎng)絡(luò )處于繁忙狀態(tài)時(shí)，會(huì )自動(dòng)置位并告知EMAC。若在接收的幀中發(fā)現錯誤，接收數據錯誤標志信號RXERR會(huì )置位，并持續一個(gè)或幾個(gè)RXCLK時(shí)鐘周期。

　　6.結論

　　本設計有以下優(yōu)點(diǎn)：數據處理與系統控制同步執行;微處理器內部存儲資源豐富，且采用二級緩存結構，系統響應速度快;外設資源豐富，提供了如USB接口、RS232接口和以太網(wǎng)接口等與PC機互聯(lián)的接口，方便示波器上采集到的波形數據在PC機上實(shí)時(shí)處理和在線(xiàn)調試;外部存儲器資源豐富，采用1Gbit 容量的DDR2 SDRAM作后級波形數據緩存區和顯示數據緩存區，能夠存儲更多波形數據，觀(guān)察到更多波形細節。由此可見(jiàn)，采用該示波器系統可大幅提高數字示波器的數據處理能力和波形捕獲率，整機的響應速度也將上一個(gè)臺階。