基于IP核的FIR低通濾波器的設計與實(shí)現

　　調用FIR 濾波器IP 核以及DSP Builder 中的相關(guān)元件，構建了FIR低通濾波器的仿真模型，如圖2 所示。如圖2 所示，輸入信號頻率為200Hz、1000Hz、2000Hz 正弦波和寬帶白噪聲疊加而成的信號。

　　圖2 FIR濾波器仿真模型

　　圖3 Simulink 仿真波形圖

　　仿真以后，此信號經(jīng)過(guò)截止頻率為500Hz 的低通濾波器濾波以后，1000Hz 和2000Hz 的高頻正弦波均被較好的濾除了。濾波前后的時(shí)域波形圖如圖3 所示。圖4 是濾波前后信號的頻譜圖?？梢钥闯?，此16階的濾波器濾波性能符合要求。

　　圖4 濾波前后頻譜圖

　　3.結果分析

　　圖5 FIR低通濾波器RTL仿真波形

　　仿真通過(guò)以后，再運行Signal Compiler 將此模型轉換成RTL 寄存器傳輸級的VHDL 硬件描述語(yǔ)言。再用Modelsim 軟件進(jìn)行寄存器傳輸級仿真。仿真結果如圖5 所示。

　　可以看出，經(jīng)過(guò)對轉換后的VHDL 語(yǔ)言進(jìn)行時(shí)序仿真，濾波效果良好，進(jìn)一步驗證了模型的正確性。在此基礎上，調用QuartusII 軟件進(jìn)行邏輯綜合與適配，最終在Cyclone II 系列EP2C35F672C8 芯片上獲得了最高響應速度為151.88MHz 的高速FIR 低通濾波器。資源使用情況：邏輯單元1347 /33216(4%)，全部組合邏輯872/33216(3%)，專(zhuān)業(yè)邏輯寄存器1231/33216(4%)，引腳29 /475(6%)，總存儲位41160/483840(9%)。

　　4.結論

　　FIR 濾波器的設計與FPGA 高速實(shí)現一直是信號處理領(lǐng)域研究的熱點(diǎn)，本文利用FIR 有限沖擊響應濾波器IP 核，設計了截止頻率為500Hz 的FIR 低通濾波器，在Simulink 中建立了仿真模型并進(jìn)行了仿真。最終在EP2C35F672C8 型號FPGA 上得到了最高響應頻率為151.88MHz 的高速FIR 低通濾波器。設計效率和濾波器性能得到了極大的提高。