可在低電壓下實(shí)現高共模抑制比的儀表放大器

　　現代的電池電壓為3~3.6V，這就要求電路能在低壓下高效工作。本設計提出的一種交流耦合儀表放大器，具有很大的共模抑制比(CMRR)、很寬的直流輸入電壓容限以及一階高通特性。這些特性大多是由高增益第一級設計提供的。電路采用普通參數值和普通容限的元件。圖1a示出簡(jiǎn)化的放大器電路。該電路的一般原理是電容器C和電阻器R3對輸入信號進(jìn)行緩沖和交流耦合。第二級由兩個(gè)差動(dòng)放大器AD組成。每個(gè)差動(dòng)放大器放大差動(dòng)輸入信號的一半。求和運算可以得到求VOUT的如下公式：

　　在圖1a中， VA、VB、VC和VD是兩個(gè)差動(dòng)放大器的輸入電壓，AD是增益。時(shí)間常數2R3C決定高通的截止頻率。圖1b示出了詳細的電路。輸入級由運算放大器A1、A2、A3和A4組成。A1和A2是主要的增益級。因為A1和A2的反相輸入端和非反相輸入端的電位相同，所以A1和A2的輸入電壓都供給電阻器R3。緩沖器A3和A4與電阻器R2一起，可使R3的電流放大1 R3/R2倍，因為R2和R3都連接到相等的電位。這種電路結構是本設計的核心。電容器C上的電壓沒(méi)有交流分量，而A1和A2各放大差動(dòng)輸入交流信號的一半。C濾除出現在A(yíng)3和A4輸出端的輸入直流分量。第二級是一個(gè)增益為1的、四個(gè)輸入加法器—減法器級。它能實(shí)現上述的公式，式中的AD等于1 R1/(R2||R1) 。假定R3>>R2, AD=1 R1/R2。

　　圖1 電容器C對簡(jiǎn)化的放大器電路(a)進(jìn)行交流去耦;詳細的電路(b)采用幾個(gè)增益級和一個(gè)加法器—減法器級。

　　第二級的另一種可能的實(shí)現方法是采用兩個(gè)差動(dòng)通道ADC，產(chǎn)生一個(gè)數字化的VOUT，供微處理器處理。如果使用一個(gè)±5V的電源，則就有可能利用一塊芯片上的兩個(gè)差動(dòng)放大器，如INA2134來(lái)獲得VOUT。你可以計算出共態(tài)抑制比的最小值：

　　式中AD(1-4) 分別是放大器A1到A4的差動(dòng)增益，ACM(1-4) 分別是這四個(gè)放大器的共模增益，AD5是放大器A5的差動(dòng)增益，ACM5則是A5的共模增益。Δ是電路中電阻器R4的容限。一個(gè)非常重要的參數是運算放大器的輸入失調電壓，對于A(yíng)3和A4來(lái)說(shuō)尤其是這樣。A1和A2的失調電壓不會(huì )引起差錯，因為它們只增加輸入信號的直流分量，而電容器C則將這些直流分量去掉。由運算放大器失調電壓引起的最大輸出電壓誤差為：

　　式中，V10MAX為相應運算放大器的最大失調電壓。在選擇運算放大器時(shí)，你應該注意以下兩點(diǎn)：A3、A4和A5應為低失調電壓和高共模抑制比(CMRR)的運放，而A1和A2應具有很高的開(kāi)環(huán)增益、共模抑制比(CMRR)和增益帶寬乘積。圖2示出了一種實(shí)用的放大器電路。電源是一塊3V鋰電池。你可以選用幾種運算放大器，如MCP607系列或OPA2336系列。由于輸入共模電壓范圍的緣故，你要把信號地電位調到電源電壓的三分之一。二極管D1能防止電路閉鎖。R7-C4網(wǎng)絡(luò )在輸入端濾除射頻噪音。你可以根據下述的考慮因素推導R7-C4網(wǎng)絡(luò )的參數：如果R7C4=(R1||R2||R3)C2~R2C2，則放大器傳遞函數中的高頻零就會(huì )消去：

　　該電路具有以下的優(yōu)點(diǎn)：

　　● 第一級確?？傇鲆?，從而在第二級不采用高精度電阻器的情況下也可提供高共模抑制比(CMRR);

　　● 只要把確定低頻的RC網(wǎng)絡(luò )連接到兩個(gè)放大輸入信號的運算放大器的反相輸入端，該電路就不需要另外的輸入緩沖器;

　　● 該電路利用具有普通參數值和容限的無(wú)源元件就可提供標準的一階高通特性;

　　● 采用3V電源，差動(dòng)輸入信號范圍可高達2V;

　　● 該電路消耗的電源電流和功率都很小，分別為120μA和0.4mW左右。

　　圖2 這一高共模抑制比(CMRR)儀表放大器可在極低的電源電壓下工作