設計超低功耗的嵌入式應用：如何降低電池功耗

　　考慮到我們今天所生活的時(shí)代，嵌入式系統的便攜性是十分關(guān)鍵的設計考慮因素。便攜式系統通常用電池供電，而電池使用壽命取決于系統的功耗。在提倡“綠色環(huán)保”計劃的今天，即便是市電供電的應用也要把功耗作為一項重要的產(chǎn)品選擇標準。

　　便攜式設備通常分為使用充電電池供電的設備和使用非充電電池供電的設備。如果應用使用的是非充電電池，那么電池使用壽命將是至關(guān)重要的規范要求。對于任何應用而言，電池使用壽命取決于：

　　●所用電池的可用電荷量

　　●應用的平均電流消耗

　　使用充電電池的應用還要考慮到另一個(gè)參數，那就是電池充電的頻率和每次充電所花的時(shí)間。從最簡(jiǎn)單的角度說(shuō)，延長(cháng)電池使用壽命可通過(guò)提高電池容量或降低應用的平均電流消耗來(lái)實(shí)現。由于電池重量過(guò)大會(huì )影響系統的機械約束和成本，因此系統設計人員只能將電池電量提高到一個(gè)限值。在電池化學(xué)技術(shù)的全新發(fā)展不斷提高電池電荷密度的同時(shí)，我們還亟需想辦法繼續降低平均功耗。

　　應用的平均功耗取決于：

　　●每個(gè)電路組件的功耗

　　●應用的供電方案以及電力如何通過(guò)柵極輸送到設計的各個(gè)部分

　　●設計中的各個(gè)組件是如何在不同的工作條件下工作的

　　每個(gè)組件的功耗可從各組件的器件數據表獲得。了解每個(gè)組件的功耗拆分信息非常重要，這有助于設計出色的系統，實(shí)現低功耗優(yōu)化。

　　不妨來(lái)設想一個(gè)簡(jiǎn)單的小型電池供電數字時(shí)鐘。該設備可用于計時(shí)，并在按下按鍵時(shí)能顯示當前時(shí)間。設備通常處于斷電模式以節電，只有在檢測到按鍵動(dòng)作時(shí)才會(huì )被喚醒并刷新顯示屏。顯示屏和主電路在工作一段時(shí)間后會(huì )返回斷電模式以節電。該系統的高層次方框圖參見(jiàn)圖1。

　　圖1：小型數字時(shí)鐘的高層次方框圖

　　電路采用RTC計時(shí)，用主控制器芯片與RTC通信，并管理顯示屏界面。整個(gè)系統大部分時(shí)間處于斷電狀態(tài)，顯示屏關(guān)閉，主控制器也處于斷電模式，這樣電流消耗可降到最低，所有外設都關(guān)閉。按鍵則作為喚醒設備的觸發(fā)器，以獲取RTC數據并在顯示屏(通常為L(cháng)CD)上進(jìn)行顯示。

　　要分析這種系統的功耗，要看的第一個(gè)數據就是設備和顯示屏都處在斷電模式下的典型平均電流是多少。應查看每個(gè)外設和控制器的數據表，以了解功耗數據。為了最大限度地降低功耗并延長(cháng)電池使用壽命，應做到給所有不使用的外設斷電。在本應用中，這個(gè)不使用的外設就是顯示屏。與顯示屏形成對比的是，RTC需要始終進(jìn)行供電，以實(shí)現計時(shí)功能。

　　MCU通常是大多數系統中總功耗的主要來(lái)源。這一點(diǎn)同樣適用于本案例中的應用，如果不能選擇并適當使用正確的MCU時(shí)尤為如此。有很多辦法可降低MCU的功耗，包括但不限于：

　　1. 降低工作頻率

　　2. 以更低的工作電壓運行

　　3. 使用低功耗工作模式

　　MCU能在各種工作頻率上運行。然而，不同器件支持的頻率各不相同。MCU的功耗與工作頻率成正比，隨著(zhù)頻率的升高，動(dòng)態(tài)功耗也會(huì )升高。因此，MCU應該以盡可能低的頻率運行，同時(shí)能夠可靠地滿(mǎn)足系統的需求。

　　此外，頻率也與時(shí)鐘源有關(guān)。設備支持各種時(shí)鐘源選項，包括內部高速振蕩器、內部低速振蕩器、外部晶體振蕩器等。在大多數情況下，外部晶體可提高精確度，但代價(jià)是功耗較高。選擇低功耗時(shí)鐘源，往往要權衡速度和精確度。為選擇適當的時(shí)鐘源，確保系統性能和功耗的完美平衡，應該認真研究系統要求。

　　大多數MCU支持低功耗工作模式，從而滿(mǎn)足低功耗系統設計的要求。同樣，支持模式的數量以及每種模式的特性根據器件會(huì )有所不同。應適當使用低功耗模式，以降低平均功耗。常見(jiàn)的模式包括：

　　●工作模式：MCU正常運行。

　　●較低功耗模式：時(shí)鐘經(jīng)門(mén)控后送至MCU，保持各種寄存器和RAM的狀態(tài)。

　　●最低功耗模式：包括MCU在內的所有外設都斷電。

　　當時(shí)鐘經(jīng)門(mén)控后送至MCU時(shí)，功耗就是靜態(tài)功耗。靜態(tài)功耗取決于幾個(gè)因素，包括亞閾值條件和FET中的隧道電流等。此外，隧道電流在小型芯片設計的FET縮減時(shí)會(huì )成為主要因素(即尺寸減小使得氧化物的厚度減小)。

　　今天，我們已經(jīng)擁有在單芯片上實(shí)現完整系統/子系統高度集成的SoC。除了集成度之外，就功耗而言，這些SoC也有助于降低平均功耗，使其低于采用獨立MCU和分立外設的情況。

　　本系列文章共分三部分，在第二部分中，我們將介紹SoC以及如何提高其效率，從而有利于系統設計，降低功耗。