嵌入式系統低功耗設計研究

　　2.7 智能電源設計

　　既要保證系統具有良好的性能，又能兼顧功耗問(wèn)題，一個(gè)最好的辦法是采用智能電源。在系統中增加適當的智能預測、檢測，根據需要對系統采取不同的供電方式，以求系統的功耗最低。許多膝上型電腦的電源管理采用智能電源，以筆記本電腦為例，在電源管理方面，Intel公司采取Speed Step技術(shù);AMD公司采取Power Now技術(shù);Transmeta公司采取Long Run技術(shù)。雖然這三種技術(shù)涉及到的具體內容不同，但基本原理是一致的。以采用Speed Step技術(shù)的筆記本電腦為例，系統可以根據不同的使用環(huán)境對CPU的運行速度進(jìn)行合理調整。如果系統使用外接電源，CPU將按照正常的主頻率及電壓運行;當檢測到系統為電池供電時(shí)，軟件將自動(dòng)切換CPU的主頻率及電壓至較低狀態(tài)運行。

　　2.8 降低處理器的時(shí)鐘頻率

　　處理器的功耗與時(shí)鐘頻率密切相關(guān)。以SAM-SUNG S3C2410x(32 b ARM 920T內核)為例，它提供了四種工作模式：正常模式、空閑模式、休眠模式、關(guān)機模式.各種模式的功耗如表1所示。

　　由表1可見(jiàn)，CPU在全速運行的時(shí)候比在空閑或者休眠的時(shí)候消耗的功率大得多。省電的原則就是讓正常運行模式遠比空閑、休眠模式少占用時(shí)間。在類(lèi)似PDA 的設備中，系統在全速運行的時(shí)候遠比空閑的時(shí)候少，所以可以通過(guò)設置，使CPU盡可能工作在空閑狀態(tài)，然后通過(guò)相應的中斷喚醒CPU，恢復到正常工作模式，處理響應的事件，然后再進(jìn)入空閑模式。因此設計系統時(shí)，如果處理能力許可，可盡量降低處理器的時(shí)鐘頻率。

　　另外，可以動(dòng)態(tài)改變處理器的時(shí)鐘，以降低系統的總功耗。CPU空閑時(shí)，降低時(shí)鐘頻率;處于工作狀態(tài)時(shí)，提高時(shí)鐘頻率以全速運行處理事務(wù)，實(shí)現這一技術(shù)的方法。通過(guò)將I/O引腳設定為輸出高電平，加入電阻R1，將增加時(shí)鐘頻率;將I/O引腳輸出低電平，去掉電阻R1，可降低時(shí)鐘頻率，以降低功耗。

　　2.9 降低持續工作電流

　　在一些系統中，盡量使系統在狀態(tài)轉換時(shí)消耗電流，在維持工作時(shí)期不消耗電流。例如。IC卡水表、煤氣表、靜態(tài)電能表等，在打開(kāi)和關(guān)閉開(kāi)關(guān)時(shí)給相應的機構上電，開(kāi)關(guān)開(kāi)和關(guān)狀態(tài)通過(guò)機械機構或磁場(chǎng)機制保持開(kāi)關(guān)的狀態(tài)，而不通過(guò)電流保持，可以進(jìn)一步降低電能的消耗。

　　3 軟件低功耗設計

　　3.1 編譯低功耗優(yōu)化技術(shù)

　　編譯技術(shù)降低系統功耗是基于這樣的事實(shí)：對于實(shí)現同樣的功能，不同的軟件算法，消耗的時(shí)間不同，使用的指令不同，因而消耗的功率也不同。對于使用高級語(yǔ)言，由于是面向問(wèn)題設計的，很難控制低功耗。但是，如果利用匯編語(yǔ)言開(kāi)發(fā)系統(如對于小型的嵌入式系統開(kāi)發(fā))，可以有意識地選擇消耗時(shí)間短的指令和設計消耗功率小的算法來(lái)降低系統的功耗。

　　3.2 硬件軟件化與軟件硬件化

　　通常的硬件電路一定消耗功率，基于此，可以減少系統的硬件電路，把數據處理功能用軟件實(shí)現，如許多儀表中用到的對數放大電路、抗干擾電路，測量系統中用軟件濾波代替硬件濾波器等。

　　需要考慮，軟件處理需要時(shí)間，處理器也需要消耗功率，特別是在處理大量數據的時(shí)候，需要高性能的處理器，這可能會(huì )消耗大量的功率。因此，系統中某一功能用軟件實(shí)現，還是用硬件實(shí)現，需要綜合計算后進(jìn)行設計。

　　3.3 采用快速算法

　　數字信號處理中的運算，采用如FFT和快速卷積等，可以大量節省運算時(shí)間，從而減少功耗;在精度允許的情況下，使用簡(jiǎn)單函數代替復雜函數作近似，也是減少功耗的一種方法。

　　3.4 軟件設計采用中斷驅動(dòng)技術(shù)

　　整個(gè)系統軟件設計成處理多個(gè)事件，在系統上電初始化時(shí)，主程序只進(jìn)行系統的初始化，包括寄存器、外部設備等，初始化完成后，進(jìn)入低功耗狀態(tài)，然后CPU控制的設備都接到中斷輸入端上。當外設發(fā)生了一個(gè)事件，產(chǎn)生中斷信號，使CPU退出節電狀態(tài)，進(jìn)入事件處理，事件處理完成后，繼續進(jìn)入節電狀態(tài)。

　　3.5 延時(shí)程序設計

　　延時(shí)程序的設計有兩種方法：軟件延時(shí)和硬件定時(shí)器延時(shí)。為了降低功耗，盡量使用硬件定時(shí)器延時(shí)，一方面提高程序的效率，另一方面降低功耗。原因為：大多數嵌入式處理器在進(jìn)入待機模式時(shí)，CPU停止工作，定時(shí)器可正常工作，定時(shí)器的功耗可以很低，所以處理器調用延時(shí)程序時(shí)，進(jìn)入待機方式，定時(shí)器開(kāi)始計時(shí)，時(shí)間一到，則喚醒CPU。這樣一方面CPU停止工作，降低了功耗，另一方面提高了CPU的運行效率。

　　4 結 語(yǔ)

　　嵌入式系統的設計涉及到軟件設計和硬件設計兩個(gè)方面，在實(shí)際系統應用時(shí)，低功耗的設計并非是一蹴而就的事情，需要綜合考慮各種可能的因素、條件和狀態(tài)，需要對各種細節進(jìn)行認真的斟酌和分析，需要對各種可能的方案和方法進(jìn)行計算和分析，這樣才可能取得較為滿(mǎn)意的效果，達到降低系統功耗的目的。