什么是PCI總線(xiàn)？其接口芯片的應用

PCI （Peripheral Component Interconnect）總線(xiàn)是一種高性能局部總線(xiàn)，是為了滿(mǎn)足外設間以及外設與主機間高速數據傳輸而提出來(lái)的。在數字圖形、圖像和語(yǔ)音處理，以及高速實(shí)時(shí)數據采集與處理等對數據傳輸率要求較高的應用中，采用PCI總線(xiàn)來(lái)進(jìn)行數據傳輸，可以解決原有的標準總線(xiàn)數據傳輸率低帶來(lái)的瓶頸問(wèn)題。

1 PCI局部總線(xiàn)特點(diǎn)

* 傳輸率高：在33MHz的時(shí)鐘頻率下，對于32位的PCI總線(xiàn)，峰值數據傳輸可以達到132MB/s；64位的PCI總線(xiàn)可達264MB/s。對于64位的66MHz時(shí)鐘的PCI總線(xiàn)，可以達到528MB/s，遠遠大于標準ISA的5MB/s和EISA的33MB/s傳輸率。

*線(xiàn)性突發(fā)傳輸：減少了地址操作，更有效地利用總線(xiàn)的帶寬來(lái)傳輸數據，可以確?？偩€(xiàn)滿(mǎn)載數據。

*采用獨立于處理器的結構：圖為PCI總線(xiàn)開(kāi)發(fā)的設備是針對PCI的，不受處理器的限制，所以PCI設備的設計獨立于處理器的升級。

*自動(dòng)配置功能：每個(gè)PCI設備有256字節的配置寄存器，可以實(shí)現設備的即插即用。

*軟件透明：在與PCI設備通信時(shí)，軟件驅動(dòng)程序使用相同的命令集和狀態(tài)定義。

2 PCI接口的兩種設計方法

PCI 接口的設計必須符合PCI總線(xiàn)規范定義的電氣特性和時(shí)序要求。有兩種PCI接口的實(shí)現方案：使用可編程邏輯器件（FPGA或CPLD）和專(zhuān)用PCI接口芯片。使用可編程邏輯器件，可以選擇實(shí)現部分PCI規范的一個(gè)子集，這種方法比較靈活，但開(kāi)發(fā)難度大，開(kāi)發(fā)周期長(cháng)。采用專(zhuān)用PCI接口芯片，可以縮短開(kāi)發(fā)周期，降低開(kāi)發(fā)難度。

3 CY7C90449PV介紹

CY7C09449PV 是Cypress公司推出的PCI主/從接口芯片，符合PCI2.2規范，可以直接與很多微處理器進(jìn)行無(wú)縫連接。CY7C9449V提供16KB的雙端口共享存儲器（SRAM），用來(lái)在PCI總線(xiàn)和局部處理器間傳輸數據；I2O消息傳輸單元具有4個(gè)32位FIFO，用來(lái)實(shí)現消息隊列和中斷功能；局部總線(xiàn)時(shí)鐘最大50MHz，單一3.3V電源供電；對3.3V和5V的PCI信號兼容，使用160引腳的TQFP封裝。

3.1 CY7C09449PV結構

CY7C09449PV的結構如圖1所示。

3.2 功能模塊介紹

CY7C09449PV 提供64字節的PCI頭標區配置寄存器空間。其中Vender ID、Device ID、Revision ID、；Header Type、Class Code用于設備的識別。命令寄存器（Command）包含設備控制位，包括允許存儲器讀寫(xiě)響應、I/O讀寫(xiě)響應等。狀態(tài)寄存器（Status）用于記錄 PCI總線(xiàn)相關(guān)事件的狀態(tài)信息?；芳拇嫫?（BAR0）提供設備在PCI存儲空間起始地址，31～15可讀寫(xiě)，通知系統BIOS此設備所要求的PCI存儲空間為32KB，任何對31～15位與BAR0相符合的PCI存儲空間訪(fǎng)問(wèn)的，CY7C09449PV都會(huì )影響并接受傳輸?；芳拇嫫?（BAR1）是 CY7C09449PV的I/O指針空間的地址。

CY7C09449PV 提供PCI總線(xiàn)接口、局部處理器總線(xiàn)接口和I2C串行EEPROM接口，以及內部16KB雙端口SRAM、I2O消息傳輸單元和控制寄存器。數據的傳輸可以在PCI總線(xiàn)和局部處理器總線(xiàn)間進(jìn)行。PCI總線(xiàn)和局部總線(xiàn)都能通過(guò)操作寄存器對I2C接口進(jìn)行操作。

PCI 總線(xiàn)和局部處理器總線(xiàn)間可以通過(guò)共享的雙端口存儲器進(jìn)行數據交換。由于共享存儲器是“臨界資源”，CY7C09449PV在仲裁寄存器（CRB_FLAGS）中，為PCI總線(xiàn)和局部處理器部各提供了4個(gè)仲裁檔志位（L0，P0，L1，P1，L2，P2，P3，P3），來(lái)對共享存儲器進(jìn)行并發(fā)互斥訪(fǎng)問(wèn)。對了實(shí)現線(xiàn)性突發(fā)傳輸，提供了DMA控制寄存器，PCI總線(xiàn)和局部處理器總線(xiàn)都能通過(guò)DMA控制寄存器，來(lái)啟動(dòng)突發(fā)傳輸。為了保證對DMA 控制器的互斥訪(fǎng)問(wèn)，DMA控制寄存器也提供了仲裁標志位。CY7C09449PV為局部處理器提供了一個(gè)映射到整個(gè)PCI地址空間的8KB存儲器窗口。通過(guò)這個(gè)窗口，局部處理器可以不經(jīng)過(guò)共享存儲器，直接對PCI地址空間進(jìn)行訪(fǎng)問(wèn)，直接訪(fǎng)問(wèn)寄存器（DAHBASE）負責對這個(gè)窗口的操作。

CY7C09449PV的I2O消息傳輸單元具有符合智能I/O（Intelligent I/O）1.5規范的消息隊列和斷功能，由4個(gè)深度為32的32位FIFO（Inbound Free/Post，Outbound Free/Post）和共享存儲器來(lái)實(shí)現。這4個(gè)FIFO也能用作通用FIFO。

PCI總線(xiàn)和局部處理器間的消息也能通過(guò)郵箱來(lái)傳輸。主機通過(guò)寫(xiě)Host to Local Data Mailbox（HLDATA）郵箱寄存器，向局部處理器傳送消息數據，并產(chǎn)生中斷標志位，等局部處理器讀取消息數據后，中斷標志位自動(dòng)復位。局部處理器能通過(guò)寫(xiě)（Local To Host Data Maibox）郵箱寄存器，向主機發(fā)送消息數據，并產(chǎn)生中斷標志位。主機讀取消息數據后，標志位自動(dòng)復位。

通過(guò)I2C接口連接EEPROM，可以保存CY7C09449PV的初始化數據。這些數據包括PCI總線(xiàn)和局部處理器總線(xiàn)的配置信息。在復位完成后， PY7C09449PV在響應PCI總線(xiàn)和局部總線(xiàn)交易以前自動(dòng)下載這些數據，進(jìn)行初始化操作。通過(guò)I2C控制寄存器組可以對I2C端口進(jìn)行讀寫(xiě)。I2C 控制寄存器組包括3個(gè)寄存器：I2C命令寄存器（NVCMD）、I2C讀數據寄存器（NVREAD）、I2C狀態(tài)寄存器（NVSTAT）。

CY7C09449PV 的中斷控制器為PCI總線(xiàn)和局部處理器總線(xiàn)分別提供了獨立的中斷掩碼和命令/狀態(tài)寄存器：HINT（主機中斷控制和狀態(tài)寄存器）、LINT（局部處理中斷控制和狀態(tài)處理器）。中斷源有：DMA完成、郵箱、FIFO非空、FIFO溢出等，以及1個(gè)外部中斷引腳。內部資源如表1所列。

表1 CY7C9449PV內部資源存儲映射

4 基于PCI與C32數據采集系統的設計方案

C32是一種32位的浮點(diǎn)DSP，具有較高的性?xún)r(jià)比，在實(shí)時(shí)數據采集與高速信號處理中得到了廣泛的應用。使用CY7C09449PV作為接口芯片，可以實(shí)現PCI總線(xiàn)與基于C32的DSP系統的連接。

將CY7C09449PV 的RSTOUTD引腳與C32的復位信號相連，可以實(shí)現主機對C32進(jìn)行復位。I2C接口引腳要接2.2KΩ到10kΩ的上位電阻。接口輸入引腳在不用時(shí)，要上拉到高電平或接地。圖2中的PLD實(shí)現C32對CY7C9449PV和A/D轉換器的片選，以及C32的復位BOOT LOADER所需的信號邏輯。EPROM存儲C32程序，SRAM存放數據和運行時(shí)的程序，EEPROM存入CY7C09449PV的初始化信息。

系統結構如圖2所示。

采集到的數據有兩種方案進(jìn)行傳輸，使用FIFO或DMA。FIFO傳輸可以保證順序的傳輸，但傳輸效率低，適用于速率要求較低的應用。使用DMA進(jìn)行傳輸，能充分利用PCI總線(xiàn)PCI總線(xiàn)的突發(fā)傳輸能力，適用于對傳輸率要求較高的情況。共享存儲器分為模塊A和模塊B。DSP先把采集到的數據寫(xiě)入模塊A，等數據寫(xiě)滿(mǎn)后，啟動(dòng)模塊A的DMA傳輸；同時(shí)將接下來(lái)采集到的數據寫(xiě)入模塊B，等模塊B數據裝滿(mǎn)后，啟動(dòng)模塊B的DMA傳輸，這樣循環(huán)下云，可以使數據的采集和DMA傳輸并行進(jìn)行。