基于網(wǎng)絡(luò )的設計工具

Dan Barsell
國際整流器公司設計部應用工程師

設計師已轉用負載點(diǎn)（POL）功率系統結構以便于在高負載波動(dòng)下減小功率傳輸損耗和維持電壓的精密調節率。

許多IT 系統設計師只有很少或者沒(méi)有電源設計經(jīng)驗，市場(chǎng)上又缺乏具有迅速和精確模擬模型的開(kāi)發(fā)工具。因此設計師就依靠反復試驗的方法從目錄中選擇DC-DC 變換器，或者在未知性能的情況下采用“剪貼”參考設計的方法。加上采購過(guò)程和優(yōu)化實(shí)驗電路板設計耗時(shí)甚多，也會(huì )導致開(kāi)發(fā)延誤。

這些挑戰導致整個(gè)設計周期的延誤，損害原始設備制造商的生產(chǎn)力，因為對于這些廠(chǎng)商來(lái)說(shuō)，功率管理并非強項所在，但卻是不可或缺的一環(huán)。一個(gè)新產(chǎn)品若延誤六個(gè)月才推出市場(chǎng)會(huì )減少產(chǎn)品整個(gè)生命周期中33%的利益。然而若比原計劃僅僅早一個(gè)月把產(chǎn)品推向市場(chǎng)，它卻可帶來(lái)高達12%的額外利益。

國際整流器公司（IR）創(chuàng )建了一個(gè)新的基于網(wǎng)絡(luò )的方法來(lái)幫助IT 設計師開(kāi)發(fā)定制DC-DC 變換器，省去了分離式功率系統固有的延遲。

新工具myPOWER 在線(xiàn)設計中心重新定義了功率系統設計，它能夠幫助元器件供應商縮短產(chǎn)品面市時(shí)間達數周甚至數月，同時(shí)為最困難的應用提供最優(yōu)設計。

myPOWER 在線(xiàn)設計中心可供免費使用，網(wǎng)址為mypower.irf.com。系統為高級電源提供一步步的解決方案，并使用快速（小于5 秒）和精確的（5%或更佳）在線(xiàn)模擬去驗證設計，然后輸出可定制的已驗證參考設計和材料清單（BOM），以及為設計驗證和系統整合提供快速器件采購。

myPOWER 在兩個(gè)特定方面不同于其它的基于互聯(lián)網(wǎng)的設計工具。它可以在大約1V 輸出電壓和1MHz 工作頻率下提供高達80A 電流的完整電路設計， 并提供了優(yōu)化設計所需的極高精確度。

高效率設計工具的關(guān)鍵

下面的描述說(shuō)明了myPOWER 應用于同步降壓DC-DC 變換器的過(guò)程。IR 不久會(huì )將此相同的方法延伸到其它功率管理應用。

一個(gè)快速、有效、可定制的基于網(wǎng)絡(luò )的設計需要符合以下條件：
• 參考設計不應只適用于某一個(gè)類(lèi)別，它們必須適合于應用。
• BOM 列出來(lái)的應該是實(shí)際能夠購買(mǎi)到的元件，而不僅僅是規格說(shuō)明。
• 原型設計必須可以輕易得到。
• 最后，也是最困難的是必須有高性能的模擬工具，能夠快速和精確的證明構思的正確性。

參考設計

事實(shí)上基本的電源設計和拓撲結構可以很容易從書(shū)本和參考設計中找到，但問(wèn)題仍然存在，那就是這些參考系統能否運作，它們是否可以針對客戶(hù)的獨特應用而優(yōu)化。

參考設計必須非常簡(jiǎn)單以便一個(gè)新手也可以創(chuàng )作一個(gè)設計，但是它要有充分靈活性以作調整，并允許設計師改變輸出電流和電壓，以及無(wú)源器件和濾波器。

這些參考設計也必須支持有經(jīng)驗的設計師的需要，幫助他們利用無(wú)源器件進(jìn)一步優(yōu)化設計的成本、效率、輸出紋波、暫態(tài)響應、輸出電壓和開(kāi)關(guān)頻率。

材料清單

許多參考設計的其中一個(gè)最大缺點(diǎn)是缺乏完整的材料清單。當大多數設計僅有元件的數值和描述，而沒(méi)有實(shí)際的供應商產(chǎn)品型號，對采購部門(mén)來(lái)說(shuō)很難去訂購。

一個(gè)完美的參考設計應列出電路板上每一個(gè)元件的數量、數值、生產(chǎn)商和型號。它也應當提供每一個(gè)供應商的各種型號的規格和詳細說(shuō)明，以方便有經(jīng)驗的用戶(hù)選擇他們喜歡的供應商和型號。

原型設計

任何功率系統設計工具最重要的是消除完成原型創(chuàng )作的延遲。要驗證POL 轉換器設計一般也有額外的時(shí)間約束，因為它一般也是電路板上其中一個(gè)最后指定的配件。然而不幸的是如果在配置、采購、小批量生產(chǎn)和交付（包含分配部分）等方面出現任何問(wèn)題或延誤都會(huì )影響系統產(chǎn)品的面世。

在理想情況下，一個(gè)完整的原型創(chuàng )作過(guò)程不會(huì )超過(guò)兩個(gè)星期。但在一個(gè)典型的設計周期中電路板必須重新設計，因為制造核心部分需要20 星期和最小1000 塊，或者標準的參考設計不適合獨特的電源要求。

要解決這些額外的延遲可以將最終的模擬設計直接連接到供應鏈，然后就可以收到經(jīng)過(guò)完全測試過(guò)的參考設計，并附有部件工具包以?xún)?yōu)化參考設計，滿(mǎn)足客戶(hù)的獨特要求。通過(guò)使用myPOWER 在線(xiàn)設計中心，IR 可以在72 小時(shí)之內將設計包交付全球客戶(hù)。

模擬工具

IT 應用的點(diǎn)負載DC-DC 功率系統越來(lái)越復雜，因此需要精確的模擬程序以減少反復試驗的驗證過(guò)程所浪費的時(shí)間。

實(shí)際上一些工程師，尤其是缺少時(shí)間或沒(méi)有專(zhuān)業(yè)知識去開(kāi)發(fā)模擬程序所需的精確電路模型的工程師，他們趨向于回避這些嚴格的計算并選擇改良已有的參考設計，直接用實(shí)驗電路板去驗證性能參數。

工程師們寧愿花費幾個(gè)小時(shí)修改電源電路而不愿花費數天時(shí)間去優(yōu)化一個(gè)模型。因為工程師們要努力去達到研發(fā)階段的整體生產(chǎn)力和成本目標，因此這兩種浪費時(shí)間的方法都會(huì )被放棄。

有缺陷的模擬模型會(huì )導致給出的原型設計不能工作，并需要大量的重復性試驗工作，這樣一來(lái)就延遲了整個(gè)項目的進(jìn)度?；蛘邩悠分荒茉谀承┨囟l件下工作，而沒(méi)有明確指出它的工作條件限制，這樣就會(huì )導致將來(lái)的品質(zhì)保證問(wèn)題。

因此，一個(gè)不需模型制造的快速和精確的模擬設計是減少確證時(shí)間的一個(gè)關(guān)鍵要求。模擬的精確性，也就是說(shuō)模擬和實(shí)際電路測量比較而言，是極其重要的，因為現代的設計需要元器件達到額定值的80-90%之內。

如果一個(gè)模擬僅有20%的精確度，工程師就不能確定其設計是否超出元件極限，或大多數供應商所指定的10-20%降額窗口范圍內。

理想上來(lái)說(shuō)設計師們應當追求1%的精確度。如果輸入精確的數值，就能達到這一要求。然而，由于寄生參數的影響和大多數元件事實(shí)上有1-30%的容許誤差（典型的電阻器：1-5%，電容器：10-20%，輸出電感：20-30%），這就是說(shuō)模擬精確度一般是在5%范圍之內。

現在市場(chǎng)上的模擬設計要犧牲精確度而取得速度，或者犧牲速度而取得精確度。結果是，為了加速模擬速度，模型通常被“理想化”。例如，用一個(gè)理想的開(kāi)關(guān)來(lái)代替精確的場(chǎng)效應管模型或是把寄生因素排除在電路設計之外。

這加速了模擬速度，但它也產(chǎn)生了誤差，在模擬整個(gè)電路時(shí)也會(huì )夾雜這些誤差。圖1 所示是現今典型的基于網(wǎng)絡(luò )模擬工具得出的結果。其結果是理想化的，得出的是有無(wú)限斜度的簡(jiǎn)單條狀圖形。

在電路模擬階段時(shí)模擬誤差會(huì )被放大。一個(gè)復雜的電源模擬需要花費數小時(shí)才能完成。為了加速模擬，工程師把這些設計分割成較小的子電路，然后再把得出的數據結合于整個(gè)設計。如果數據沒(méi)有被正確同化將會(huì )產(chǎn)生嚴重的誤差。

時(shí)間步進(jìn)也可導致誤差。如果要精確代表類(lèi)似波形，就需要更多的步進(jìn)。這通常會(huì )使模擬速度更慢，但其數據結果更精確。圖2 所示是采用同步降壓變換器開(kāi)關(guān)節點(diǎn)的例子。

第一個(gè)波形（圖2A）是用很長(cháng)的時(shí)間步進(jìn)模擬結果，第二個(gè)波形（圖2B）是以前者百分之一的時(shí)間步進(jìn)模擬的結果，這也需要多花費100 倍的時(shí)間去模擬，但是其波形和圖2C 所示的實(shí)測波形更為接近。圖2C 記錄的是用作圖2A 和圖2B 模型的實(shí)際模擬功率電路模型的示波器波形。

如果一個(gè)模擬器要得出有用的結果，它必須有精確的元件模型。為了創(chuàng )建這些模型，許多工程師花費數小時(shí)輸入與電路相關(guān)的數據，運行耗時(shí)的模擬來(lái)反映實(shí)際的測量數據，然后優(yōu)化模型。有些工程師為了節約時(shí)間花錢(qián)外購所需的專(zhuān)業(yè)模擬工作，但是前提是此模型已經(jīng)存在，否則這仍舊要花費一些人的時(shí)間和努力。

在要求高精確度的同時(shí)，設計師也要求用最少的時(shí)間進(jìn)行基于網(wǎng)絡(luò )的模擬程序。因此整個(gè)網(wǎng)站必須仔細調整從而滿(mǎn)足這些極端的要求。模擬的目標是時(shí)間應小于5 秒，模型和實(shí)際波形之間的精確度應當優(yōu)于5%。

由于這些原因，國際整流器公司采用以Berkeley SPICE 3 為基礎的通用系列模擬器，并優(yōu)化了每個(gè)元件模型的速度和精確度。

在SPICE 中，每個(gè)電路的模型網(wǎng)絡(luò )表被轉換成一系列的數學(xué)等式。通過(guò)減少等式數量，也可以縮短程序運行時(shí)間，而這些程序往往因為相當耗費時(shí)間而沒(méi)有執行。

IR 利用MathCAD 把這些數學(xué)模型簡(jiǎn)化成幾個(gè)等式，然后把這些簡(jiǎn)化了的等式放回到SPICE 模擬器。所需模擬時(shí)間大大減少，而同時(shí)保持極高的精確度。

為了進(jìn)一步提高精確度，模型中加入了寄生參數。這需要反復進(jìn)行硬件測試、改良網(wǎng)絡(luò )表和使用1ns 的極小時(shí)間步長(cháng)進(jìn)行模擬，以提供精確度優(yōu)于5%的模型。

把電路網(wǎng)絡(luò )表的分析與改良相結合以及在模型中加入寄生元素為IR 工程師們達到所追求的目標，就是把模擬時(shí)間從3 分鐘縮短至4 秒并保持5%精確度。甚至當更換元件時(shí)，模型的精確度仍能保持在±5%誤差范圍內，以確保模擬設計和原型測量保持一致。

原型和最終的設計

當設計完成模擬，系統就會(huì )輸出一個(gè)完整的材料清單，Gerber 格式的PCB 結構圖以及電路原理圖。IR 也提供獨特的原型設計工具組件，包括經(jīng)全面組裝和測試的原型參考設計，并附有模擬期間所指定的各種無(wú)源器件。這些工具包能夠在72 小時(shí)之內交付，因此原型和設計證明能夠馬上開(kāi)始。