如何構建儀表放大器

　　該電路的傳遞函數為：

　　Vout=R1/R2(VA-VB)

　　這一傳遞函數是在理想運算放大器和理想電阻器匹配條件下得出的。然而，當電阻不完全匹配時(shí)，同相放大電路和反相放大電路的傳遞函數不相等，就會(huì )有共模信號泄露出來(lái)。以0.1%的電阻匹配誤差為例，最差情況下CMRR為54 dB，即10 V的共模信號會(huì )產(chǎn)生20 mV的輸出誤差。

　　差動(dòng)放大器的優(yōu)點(diǎn)是結構簡(jiǎn)單，最主要的缺點(diǎn)是輸入阻抗很低。由于增益由R1/R2決定，因此需要在高增益和高輸入阻抗間做出折中。此外，將信號分壓變小后再進(jìn)行放大（如同相通路），并不是獲得良好噪聲性能的方法。對于反相通路而言，加入了額外的電阻，并且反相放大電路的噪聲增益總比信號增益高。提高輸入阻抗就要求增加電阻的數值，這樣將會(huì )產(chǎn)生更多的噪聲。最后，共模抑制比也受到限制。為了改善這些缺點(diǎn)，第一步是對輸入進(jìn)行緩沖，這樣就解決了輸入阻抗的問(wèn)題，如圖2所示。

　　在對輸入進(jìn)行緩沖的同時(shí)，如果引入一些增益，除了可以得到高阻抗，還會(huì )產(chǎn)生很好的噪聲性能，如圖3所示。

　　電路中差動(dòng)放大器的噪聲仍然存在，但折算到輸入端時(shí)噪聲要除以第一級的增益。由于可以使用阻值非常小的電阻器，因此第一級的噪聲可以做得非常低，而且不影響輸入阻抗。這種結構的另外一個(gè)好處是在高增益時(shí)有較寬的帶寬。原因是電壓反饋放大器具有一定的增益帶寬乘積，通過(guò)把增益分散到兩級放大器，可使每一級的增益比較低，降低差動(dòng)放大器級的增益，從而不會(huì )被增益帶寬乘積所限制。然而還有一個(gè)沒(méi)解決的問(wèn)題就是共模抑制比。圖3的電路將共模信號和差分信號都放大了，而所有的共模抑制都在差分放大級實(shí)現，因此，很容易超過(guò)第一級的輸入電壓范圍。

　　三運放儀表放大器

　　將圖3中第一級放大電路中的接地點(diǎn)去掉來(lái)解決共模抑制的問(wèn)題，從而構成三運放結構儀表放大器，如圖4所示。

　　第一級電路讓共模信號有效地通過(guò)，沒(méi)有任何放大或衰減，第二級差動(dòng)放大器將共模信號去除。由于額外提升了差分增益，雖然電阻器的匹配狀況并沒(méi)有改善，但是系統的有效共模抑制能力卻得到了增強。在實(shí)際應用中需要注意：

　　1）必須在第一級提供增益；

　　2）系統的共模抑制不是由前兩個(gè)放大器的共模抑制比性能決定的，而是取決于兩個(gè)共模抑制的匹配程度。然而雙運算放大器從來(lái)不會(huì )給出這一指標，因此選擇時(shí)必須要求CMRR性能指標比需要的目標性能指標至少好6 dB；

　　3）如果電阻器有某些對地的泄露通路，CMRR指標就會(huì )降低；

　　4）儀表放大器前面的元件要盡可能設計得平衡。如果儀表放大器同相通路中低通濾波器和反相通路中低通濾波器具有不同截止頻率，系統的CMRR特性將會(huì )隨著(zhù)頻率的升高而降低。

　　對于儀表放大器的第一級，每個(gè)運算放大器都要保持其兩個(gè)電壓輸入端的電壓相同。圖4中R4兩端的差分電壓應當和兩個(gè)輸入端的電壓相同，這個(gè)電壓產(chǎn)生一個(gè)電流，流過(guò)電阻器R3并產(chǎn)生了放大器的增益。

　　三運放儀表放大器通常會(huì )遇到的問(wèn)題有：

　　1）這一結構放大差分信號，然后去除共模信號。兩級電路之間的中間節點(diǎn)載荷著(zhù)大約一半的差分信號再加上共模信號。須確保這個(gè)信號處于運放的工作范圍之內。當改變輸入電壓的共模成分時(shí)，如果看到類(lèi)似于飽和的現象，則應首先檢查這里。

　　2）流過(guò)R4的電流。當把儀表放大器的增益設置得很高時(shí)，R4就會(huì )很小，這意味著(zhù)差分電壓很大的時(shí)候，R4上產(chǎn)生的電流也會(huì )相當大。需要檢查這種情況對系統是否有負面作用。

　　3）反饋通路中的電容。反饋通路的走線(xiàn)應盡可能地短，反饋通路過(guò)大的電容在高頻時(shí)會(huì )使共模抑制比性能降低。