有關(guān)交錯ADC的更多觀(guān)點(diǎn)

作者：Jonathan Harris

交錯結構的優(yōu)勢可惠及多個(gè)細分市場(chǎng)。 最有用的優(yōu)勢是通過(guò)交錯ADC更寬的奈奎斯特區增加帶寬。 同樣，我們首先舉兩個(gè)500MSPS ADC交錯建立1000MSPS采樣速率的例子。 通過(guò)交錯兩個(gè)ADC，可以大幅增加帶寬。 注意，fS顯示的是一個(gè)轉換器；交錯轉換器采樣速率等于2 X fS。

兩個(gè)交錯ADC – 奈奎斯特區

它可以為各種不同應用提供優(yōu)勢。 很多設計中的內在系統要求都超前于商用ADC技術(shù)。 無(wú)論ADC采樣速率有多高，市場(chǎng)似乎都要求更高的速率。 交錯結構可填補技術(shù)空白。 軍事和航空應用正要求更高的帶寬，以實(shí)現更佳的空間識別能力。 此外，在后端通信中也需要增加通道帶寬。

就像蜂窩標準增加了通道帶寬和工作頻段數一樣，對ADC可用帶寬的要求也越來(lái)越高。 在某些市場(chǎng)和應用中，還出現了轉移到直接RF采樣的需求，這樣無(wú)線(xiàn)電設計的級數更少，并可移除解調器。 ADC具有足夠高的采樣速率還有可能降低時(shí)鐘要求。 因此，將ADC與DAC時(shí)鐘對齊便是可行的，從而簡(jiǎn)化系統設計。 在儀器儀表和測量應用中，需要用到更高的帶寬，以獲取并測量信號。
更高的采樣速率能為這些應用提供更多帶寬。 它能使頻率規劃更輕松，并降低通常用于A(yíng)DC輸入端的抗混疊濾波器的復雜程度和成本。

有那么多的優(yōu)勢，您一定會(huì )問(wèn)這些優(yōu)勢的代價(jià)是什么。 就像大部分事情一樣，天下沒(méi)有免費的午餐。 交錯ADC具有更高的帶寬和其他有用的優(yōu)勢，但同時(shí)也帶來(lái)了一些挑戰。

我們能組合使用多少轉換器？ 讓我們簡(jiǎn)單看一下交錯ADC的時(shí)鐘要求:

m = 2時(shí)，此等式很容易求解。 然而，當m等于別的數（比如8）時(shí)，時(shí)鐘要求變得非常復雜。將m代入，并求解8個(gè)轉換器的等式，得到所需的時(shí)鐘相位為：0、45、90、135、180、225、270和315度。 若輸入時(shí)鐘頻率較低，那問(wèn)題不大；但采用交錯結構的重點(diǎn)就是獲得高采樣速率。

實(shí)際情況中，時(shí)鐘頻率為1GHz。 這意味著(zhù)時(shí)鐘電路必須要能劃分輸入時(shí)鐘，并創(chuàng )建相距125ps的相位；同時(shí)，還必須精確完成此操作。 時(shí)鐘的任何誤差或抖動(dòng)都會(huì )降低性能。