CDMA2000基帶信號發(fā)生器的FPGA+DSP實(shí)現

作者：時(shí)間：2008-06-29 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

本文引用地址：http://dyxdggzs.com/article/258055.htm
2.3擾碼

　　擾碼技術(shù)即用PN碼與已擴頻碼相乘，實(shí)現對信號的加密。擾碼之間必須有良好的正交性。上行鏈路物理信道加擾的作用是區分用戶(hù)，下行鏈路加擾可以區分小區和信道。42位長(cháng)PN碼的特征多項式如下公式：
　　

　　15位的PN短碼用于QPSK調制的I，Q支路的直接序列擴頻，兩支路的短PN碼特征多項式分別為：
　　

2.4擴頻

　　擴頻操作又叫信道化操作，即用一個(gè)高速數字序列(擴頻碼)與數字信號相乘，把數據符號轉換成一系列碼片，從而大大提高了數字符號的速率，增加了信號帶寬。由信號理論知道，脈沖信號寬度越窄，其頻譜就越寬，信號的頻帶寬度和脈沖寬度近似成反比，因此，越窄的脈沖序列被所傳信息調制，可產(chǎn)生頻帶很寬的信號。擴頻碼序列就是很窄的脈沖序列。通過(guò)擴頻操作信號頻譜被大大拓寬了。在常規通信中，為了提高頻率利用率，通常都是采用大體相當帶寬的信號來(lái)傳輸信息，即在無(wú)線(xiàn)電通信中射頻信號的帶寬和所傳信息的帶寬是屬于同一個(gè)數量級的，但擴頻通信的信號帶寬與信息帶寬之比則高達100～1 000，屬于寬帶通信，這樣做是為了提高通信的抗干擾能力，這是擴頻通信的基本思想和理論依據。擴頻通信系統擴展的頻譜越寬，處理增益越高，抗干擾能力就越強。在接收端用與發(fā)送端完全相同的擴頻碼序列來(lái)進(jìn)行解擴。

2.5基帶濾波

　　基帶部分濾波器就是脈沖成形濾波器 (LPF)。由于輸出信號是帶寬受限的，所以擴頻調制器的輸出碼片流要利用脈沖成形濾波器進(jìn)行濾波。

2.6QPSK調制

　　QSPK正交調制器方框圖如圖5所示，他可以被看成是由2個(gè)BSPK 調制器構成。輸入的串行二進(jìn)制信息序列經(jīng)串/并變換，分成兩路速率減半的序列，電平發(fā)生器分別產(chǎn)生雙極性二電平信號I(t)和Q(t)，然后用載波分別進(jìn)行調制，相加后即得到QPSK信號。QPSK調制效率高，要求傳送途徑的信噪比低，非常適用于CDMA移動(dòng)通信系統。其原理框圖如圖5所示。

3 CDMA2000下行鏈路處理模塊的實(shí)現

　　第一步在實(shí)現基帶模塊之前，首先必須根據應用系統的目標確定系統的性能指標、協(xié)議要求。

　　第二步是根據系統的要求進(jìn)行芯片的選擇，可供選擇的芯片包括DSP，FPGA 和單片機。其中，DSP 芯片可單獨完成整個(gè)基帶部分的處理，典型的以DSP為核心的基帶模塊的主要特點(diǎn) 是方便的可測量性、單個(gè)信道的低耗費以及簡(jiǎn)便的軟硬件升級性。也可選擇DSP與FPGA 搭配使用，FPGA+DSP結構最大的特點(diǎn)是結構靈活，有較強的通用性，適于模塊化設計，從而能夠提高算法效率，同時(shí)其開(kāi)發(fā)周期較短，系統易于維護和擴展，適合于實(shí)時(shí)信號處理。采用不同的芯片進(jìn)行處理，會(huì )導致不同的系統性能，要得到最佳的系統性能，就必須在這一步確定最佳的芯片選擇搭配。

　　在完成第二步之后，就是總體設計確定軟硬件分工?；鶐K的設計包括硬件設計和軟件設計2個(gè)方面。硬件設計首先要根據系統運算量的大小、對運算精度的要求、系統成本限制以及體積、功耗等要求選擇合適芯片。然后設計芯片的外圍電路及其他電路。軟件設計和編程主要根據系統要求和所選的芯片編寫(xiě)相應的匯編程序，若系統運算量不大且有高級語(yǔ)言編譯器支持，也可用高級語(yǔ)言（如C語(yǔ)言）編程。由于現有的高級語(yǔ)言編譯器的效率還比不上手工編寫(xiě)匯編語(yǔ)言的效率，因此在實(shí)際應用系統中常采用高級語(yǔ)言和匯編語(yǔ)言的混合編程方法，即在算法運算量大的地方，用手工編寫(xiě)的方法編寫(xiě)匯編語(yǔ)言，而運算量不大的地方則采用高級語(yǔ)言。

　　硬件和軟件設計完成后，需進(jìn)行硬件和軟件的調試。軟件的調試一般借助于芯片開(kāi)發(fā)工具，如軟件模擬器、開(kāi)發(fā)系統或仿真器等。硬件調試一般采用硬件仿真器進(jìn)行調試，如果沒(méi)有相應的硬件仿真器，且硬件系統不是十分復雜，也可以借助于一般的工具進(jìn)行調試。系統的軟件和硬件分別調試完成后，對軟硬件進(jìn)行系統集成。最后，完成系統調試。實(shí)現框圖如圖6所示。

4結語(yǔ)

　　本設計的基帶信號發(fā)生器CDMA2000下行鏈路基帶模塊設計將移動(dòng)通信中的各種關(guān)鍵技術(shù)融為一體，形成具有整體性的CDMA數字基帶處理技術(shù)。在CDMA2000基帶設計過(guò)程中融入了軟件無(wú)線(xiàn)電的思想，提出了無(wú)線(xiàn)信號發(fā)生源CDMA2000無(wú)線(xiàn)傳輸技術(shù)的基帶處理方案，設計出信號源數字基帶處理的軟硬件實(shí)施方案，實(shí)現時(shí)運用了FPGA+DSP這樣一種靈活的現代電子技術(shù)方案。

參考文獻

［1］鄔國揚.CDMA數字蜂窩網(wǎng)［M］.西安：西安電子科技大學(xué)出版社，2000.
［2］王文博.時(shí)分雙工CDMA移動(dòng)通信技術(shù)［M］. 北京：北京郵電大學(xué)出版社，2001.
［3］楊大成,樊鋼,楊鴻文,等.CDMA2000 技術(shù)［M］.北京:北京郵電大學(xué)出版社, 2000.
［4］3GPP2 C.S0002A Version6.0 Physical Layer Standard for CDMA2000 S pread Spectrum Systems, Release A Virginia : Third Generation Partnership Pro ject 2,2002.

cdma相關(guān)文章:cdma原理

新聞中心

CDMA2000基帶信號發(fā)生器的FPGA+DSP實(shí)現

評論

相關(guān)推薦

技術(shù)專(zhuān)區