<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 現代通信系統與DSP實(shí)驗平臺

現代通信系統與DSP實(shí)驗平臺

作者: 時(shí)間:2010-08-12 來(lái)源:網(wǎng)絡(luò ) 收藏

1 引言

本文引用地址:http://dyxdggzs.com/article/257930.htm

近些年來(lái),通信電子技術(shù)和計算機技術(shù)發(fā)展較快,不斷推陳出新,尤其是無(wú)線(xiàn)電通信技術(shù)在近幾年得到了迅猛發(fā)展。針對日新月異的新技術(shù),大中專(zhuān)院校通信類(lèi)專(zhuān)業(yè)的理論課程及教學(xué)方式也需不斷更新,才能跟上時(shí)代發(fā)展的要求。因此相應的通信實(shí)驗課程及實(shí)驗設備也需隨之更新和發(fā)展,以使學(xué)生通過(guò)實(shí)訓掌握通信電子學(xué)領(lǐng)域的最新技術(shù)并培養相應的實(shí)踐動(dòng)手能力。

目前國內許多大中專(zhuān)院校使用的通信原理實(shí)驗裝置,其設計技術(shù)較陳舊,實(shí)驗內容沒(méi)有結合現今先進(jìn)的通信技術(shù)。針對這一現狀,我們研制了目前國內較為先進(jìn)的基于軟件無(wú)線(xiàn)電技術(shù)實(shí)現的JLC型原理技術(shù)與綜合實(shí)驗開(kāi)發(fā)系統,他既適合大中專(zhuān)院校通信與電子技術(shù)實(shí)驗使用,也可作為通信電子產(chǎn)品的軟硬件開(kāi)發(fā)平臺使用。

2 系統功能

該實(shí)驗開(kāi)發(fā)系統和以往傳統的通信原理實(shí)驗系統相比,最大的特點(diǎn)表現在其實(shí)現技術(shù)的先進(jìn)性--采用了技術(shù)和FPGA/CPLDD技術(shù)。該系統以芯片(CPU)和FPGA超大規??删幊绦酒瑸楹诵臉嫵苫居布脚_,通過(guò)DSP軟件編程加載完成一系列DSP系統實(shí)驗和原理與技術(shù)實(shí)驗。因此,該實(shí)驗開(kāi)發(fā)系統具有一種開(kāi)放的體系結構,這種開(kāi)放性包含3個(gè)方面的含義,即對用戶(hù)使用的開(kāi)放性、對生產(chǎn)的開(kāi)放性和對研制的開(kāi)放性。在此通用硬件平臺上,根據研究生、本科生、專(zhuān)科生或中專(zhuān)生等不同層次所需,可下載不同的實(shí)驗內容,用戶(hù)也可自己設計實(shí)驗項目。系統功能框圖如圖1所示。系統功能模塊主要由9部分組成,可完成現代模擬通信系統和現代數字通信系統原理與技術(shù)的一系列實(shí)驗及DSP系統系列實(shí)驗,也可在此平臺上研發(fā)DSP應用系統解決方案。

本系統已開(kāi)發(fā)出的系列DSP系統典型實(shí)驗和通信系統原理與技術(shù)典型實(shí)驗如下:

I/O實(shí)驗;

A/D接口實(shí)驗;

D/A接口實(shí)驗;

外部中斷系統實(shí)驗;

軟件中斷實(shí)驗;

定時(shí)器實(shí)驗;

串行口中斷實(shí)驗;

主機接口實(shí)驗;

正弦信號產(chǎn)生實(shí)驗;

白噪聲生成實(shí)驗;

FIR濾波器實(shí)驗;

IIR濾波器實(shí)驗;

信號合成實(shí)驗;

DSP串行通信系統實(shí)驗;

DSP并行通信系統實(shí)驗;

跳頻通信控制系統實(shí)驗;

放大與衰減;

FFT;

糾錯編碼技術(shù);

同步技術(shù);

調幅通信系統;

調頻通信系統;

調相通信系統;

數字基帶通信系統;

PCM通信系統;

ASK通信系統;

FSK通信系統;

PSK通信系統;

模擬通信系統綜合實(shí)驗;

數字通信系統綜合實(shí)驗。

3 軟硬件設計

3.1 硬件設計

系統硬件電路框圖如圖2所示。硬件平臺采用模塊化功能設計,以便于調試和測量。DSP器件采用TI(Texas Instruments)公司的TMS320VC5402芯片;的輸入輸出通道設計采用TI公司的TLV320AICl0芯片完成A/D和D/A轉換電路功能,并與DSP的高速多通道緩沖串行口 McBSP進(jìn)行串行全雙工通信,TLV320AICl0將音頻采樣、抗混疊濾波和音頻輸出等電路集成在一個(gè)芯片上,他是完成語(yǔ)言信號輸入輸出處理的較佳器件;DSP芯片與外圍電路采用3.3V和5V混合邏輯設計;通信子系統中的位同步模塊、相關(guān)器模塊、同步譯碼模塊等由FPGA器件實(shí)現,采用ALTERA公司的EPFl0K30A-208PQFP器件;DSP與FPGA之間通過(guò)DSP局部總線(xiàn)定義進(jìn)行連接;DSP與AT89C51單片機的通信通過(guò)DSP的HPI接口進(jìn)行,單片機與PC機進(jìn)行異步串行通信。

3.2 軟件設計

根據上述系統功能和硬件結構,本系統的軟件設計主要分為3大部分,即系統主控模塊包括自檢模塊,30個(gè)系統各實(shí)驗功能實(shí)現模塊和鍵盤(pán)液晶顯示模塊。軟件設計時(shí)采用模塊化設計,系統主控模塊管理調用各軟件模塊,各部分之間根據自定義的通信協(xié)議通訊。應用程序采用3種不同方法編寫(xiě),系統主控模塊用C語(yǔ)言編寫(xiě),其他應用程序模塊用C語(yǔ)言、匯編語(yǔ)言或C語(yǔ)言與匯編語(yǔ)言混合編程方法實(shí)現,以達到TMS320VC5402DSP芯片軟硬件資源的最佳利用。系統主程序框圖如圖3所示。

4 結論

設計的原理技術(shù)與DSP具有很強的實(shí)用性、先進(jìn)性、開(kāi)放性和靈活性,已成功應用于多家單位的教學(xué)和科研中,使用情況表明其性能穩定可靠。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>