DSP如何實(shí)現高性能的處理(上)

應用開(kāi)發(fā)通常開(kāi)始于在個(gè)人電腦或工作站編寫(xiě)的C原型代碼，然后將代碼移植到嵌入式處理器中，并加以?xún)?yōu)化。本系列文章則將這種層面的優(yōu)化在系統級擴展到包括以下三方面的技術(shù)：內存管理，DMA管理，系統中斷管理。這些優(yōu)化措施與程序代碼優(yōu)化同樣重要。在大多數系統中，有很多的數據需要傳輸，并需要很高的數據傳輸速率。因此，你最終會(huì )混合使用處理器中的所有存儲器，如內部存儲器和外部存儲器。

軟件架構選擇

在開(kāi)始設計之前，我們必須確定使用什么類(lèi)型的軟件“架構”，所謂架構是在嵌入式系統中搬移程序代碼和數據的軟件底層結構。由于架構定義了使用多少存儲和其他系統資源，因此，架構也影響系統的性能。設計的架構也能反映某些性能特性、是否易于使用，以及其他應用要求。軟件架構劃分為以下幾類(lèi)：高速實(shí)時(shí)處理；易編程要求優(yōu)于對性能的要求；以性能為第一考慮。

第一類(lèi)高速實(shí)時(shí)處理架構，對于安全性至關(guān)重要的應用程序或沒(méi)有外部存儲器的系統是很理想的。在這種情況下，要么是無(wú)法忍受緩沖數據所需的時(shí)間，或者是沒(méi)有相應的系統資源，由于沒(méi)有外部存儲器，故所有工作都需在片內完成。在這種情況下，需要先讀取并處理數據，再進(jìn)行判決，然后刪除數據。然而，這里必須保證的是，在當前幀的所有處理完成前正在使用的緩沖數據幀不會(huì )被覆蓋。

例如，車(chē)道偏離系統就是一個(gè)安全性至關(guān)重要的應用。在這個(gè)系統中，通常不能在做出判斷前等待33毫秒的全幀數據，更好的做法是處理幀的一部分。例如，您可以從幀末尾處開(kāi)始檢測車(chē)道，因此只需讀入數據幀末尾部分的數據。

第二種架構通常用在是否易于編程是最重要的考慮因素的情況。這種架構對于需要快速面市的應用，以及需要迅速開(kāi)發(fā)樣機和易于編程超過(guò)對性能的要求等應用都是十分理想的，它也同樣降低了開(kāi)發(fā)難度。

當需要達到系統的最優(yōu)性能時(shí)，第三類(lèi)架構就是合適的選擇。由于重點(diǎn)是性能，所以需要對某些因素，諸如處理器、數據流、帶寬效率和優(yōu)化技術(shù)等的選擇，做仔細的考慮。然而，這種架構的不足之處在于可復用性和可升級性方面有所降低。

在開(kāi)發(fā)周期中，事先規劃好指令和數據流是十分重要的，這也包括對是否需要外部存儲器或者緩存做出重要決定。這樣，開(kāi)發(fā)人員就可以集中精力利用處理器的結構特點(diǎn)，并調整性能，而不需要重新審視初始設計。

高速緩存概述

高速緩存能夠以很快的存取時(shí)間(通常是單個(gè)周期)將指令和數據存儲在處理器片內存儲器中。高速緩存的實(shí)現是因為減少了系統對單周期訪(fǎng)問(wèn)的存儲器資源數量的需求?；诟咚倬彺娴奶幚砥鹘Y構，開(kāi)始時(shí)將數據放置在低成本的低速外部存儲器中，需要時(shí)，高速緩存可自動(dòng)地將其中的指令和數據傳輸到處理器的片內存儲器。

指令和數據高速緩存為Blackfin處理器核提供了最高帶寬的傳輸路徑，但高速緩存存在的問(wèn)題是它不能預測程序接下來(lái)需要的究竟是哪些數據和指令，因此，高速緩存提供了一些功能，使用戶(hù)可以控制高速緩存的操作。在Blackfin處理器中一些關(guān)鍵的指令段就可以鎖定到高速指令緩存中，這樣在需要的時(shí)候可以直接使用。

值得注意的是，當高速緩存決定需要保留哪些指令時(shí)，它會(huì )自動(dòng)保留最近使用最多的指令段。由于DSP軟件花費大部分的時(shí)間在循環(huán)上，這樣DSP程序往往會(huì )重復訪(fǎng)問(wèn)相同的指令。因此，在不需要任何用戶(hù)干預情況下，指令高速緩存可以大大提高系統性能。

此外，除了高速指令緩存的功能外，高速數據緩存還提供了“直寫(xiě)”和“回寫(xiě)”模式。在“直寫(xiě)”模式中，在高速緩存中對數據的修改要傳送到外部存儲器中?？傊?，編程最好開(kāi)始采用“回寫(xiě)”模式，可以提高10-15％的效率，在大多數算法中，比“直寫(xiě)”模式更加有效率。如果數據在多種資源中需要共享，由于要維護數據的一致性，因此采用“直寫(xiě)”模式也是有用的。比如，在A(yíng)DSP-BF561處理器中，要實(shí)現兩個(gè)處理器核數據的共享，則“直寫(xiě)”模式就十分有用。在單核處理器中，如果DMA控制器和高速緩存訪(fǎng)問(wèn)同樣的數據，這種模式也是有益的。

利用DMA提升性能

DMA是提高系統性能的另一個(gè)有效工具。因為DMA的訪(fǎng)問(wèn)獨立于處理器核，處理器核可以專(zhuān)注于處理數據。在理想的配置中，處理器核只需要設置DMA控制器，并在數據傳輸完畢時(shí)響應中斷即可。

通常，高速外設和其他大多數外設都具有DMA傳輸能力。某些DMA控制器也允許外部存儲器與內部存儲器，以及存儲器空間內的數據傳遞。若設計者仔細地設計系統，將取得巨大的性能提升，因為任何DMA控制器傳輸的數據都不需要處理器核“操心”。

Blackfin處理器支持二維DMA的傳輸，如圖1所示。左側顯示的是輸入緩沖區數據，紅、綠、藍三基色數據交替放置。一維到二維的DMA轉換將交替的數據轉換成獨立的紅、綠、藍數據。圖1的左下角為讀入數據的偽程序代碼。如果沒(méi)有DMA控制器，這些數據傳輸就只能由處理器核完成。使用DMA控制器后，則DMA負責數據傳輸，傳輸完畢并中斷處理器核，處理器核則可解放出來(lái)做其他任務(wù)，如數據處理等。

圖1：二維DMA存儲器訪(fǎng)問(wèn)模式。

DMA也可以與高速緩存聯(lián)合使用。通常，DMA傳輸首先將高速外設中的數據讀入到處理器的外部存儲器，數據高速緩存則將數據從外部存儲器讀入到處理器內部。進(jìn)行這種操作通常需要使用“乒乓”緩沖器，一個(gè)緩沖區用于數據傳輸，另一個(gè)用于數據處理，圖2說(shuō)明了這種操作方式。DMA控制器將數據傳輸到buffer0時(shí)，處理器核則訪(fǎng)問(wèn)buffer1，反之亦然。

圖2：DMA和高速緩存聯(lián)合使用時(shí)數據一致性的維護。

當聯(lián)合使用DMA和高速緩存時(shí)，維持DMA控制器讀入的數據與高速緩存中數據的一致性是很重要的，圖2說(shuō)明了如何完成這一操作。當外設生成新的數據，DMA控制器則將數據放置在一個(gè)新的緩沖區，并產(chǎn)生中斷，通知處理器核可以處理這些數據。當處理器核處理該緩沖區數據前，與該緩沖區相應的高速緩存行被設為無(wú)效，從而強制高速緩存從主存儲器中取出數據，這樣就可以確保一致性。這種方法主要的缺點(diǎn)是它不能達到單一DMA模型的性能，這里DMA控制器采用將緩沖區的數據直接讀入內部存儲器的模式。

指令劃分

指令劃分(instructionpartitioning)通常比較簡(jiǎn)單。如果程序代碼能容納在內部存儲器中，只需要關(guān)閉指令高速緩存，直接把程序代碼映射到內部存儲器就可以獲得最大的效能。然而，多數應用程序代碼不能全部容納在內部存儲器中，所以必須打開(kāi)高速指令緩存。

高速緩存容量通常小于外部存儲器，但這并不是一個(gè)問(wèn)題，因為對于多數嵌入式軟件，“通常20％的程序代碼的運行時(shí)間占整個(gè)運行時(shí)間的80％”。大多數情況下，最耗時(shí)間的程序代碼都很小，足夠放置到高速緩存中，所以高速緩存器能夠充分發(fā)揮其作用。

為了提高性能，還可以使用指令的線(xiàn)鎖機制(line-lockingmechanism)，鎖定程序的最關(guān)鍵的部分代碼。如需要進(jìn)一步提高性能，可以關(guān)閉指令高速緩存并采用“存儲器覆蓋”的機制代替，該機制使用DMA將程序代碼傳輸到一個(gè)存儲器塊，而同時(shí)在另一個(gè)存儲器塊上執行操作。

數據劃分

數據劃分通常沒(méi)有指令劃分那么簡(jiǎn)單。和程序代碼劃分一樣，如果數據緩沖區可以被容納在內部存儲器中，你就沒(méi)有多余的工作。如果不是，首要任務(wù)就是要區分靜態(tài)數據(如用于查找表)和動(dòng)態(tài)數據。數據高速緩存在靜態(tài)數據方面使用較好，而DMA通常在動(dòng)態(tài)數據方面性能更佳。

即使使用了數據高速緩存，也通常需要設立一個(gè)外設DMA傳輸通道，將數據從外設傳輸到外部存儲器。如果采用了數據高速緩存，可以將這些數據讀入到內部存儲器，只要在訪(fǎng)問(wèn)數據前使高速緩存的緩沖區無(wú)效即可。如果正在使用DMA，則可以建立DMA傳輸，將數據從外部存儲器讀入到內部存儲器。