基于FPGA和DSP組合的無(wú)線(xiàn)基站

　　
符號級處理
　　
OFDMA中的符號級功能包括子信道化和解子信道化、信道判斷、均衡和循環(huán)前綴插入以及消除功能。時(shí)間—頻率變換和頻率—時(shí)間變換，分別用于FFT和IFFT實(shí)現。
　　
信道判斷和均衡可以離線(xiàn)執行，這涉及更多有關(guān)控制算法，適合用DSP實(shí)現。相反，FFT和IFFT功能是規則的數據通路功能，這包括非常高速下的復雜乘法，適合于用FPGA實(shí)現。
　　
圖2示出包含在高端FPGA(Altera公司StratixⅡ器件)內的嵌入式DSP單元。DSP處理器通常有多達8個(gè)專(zhuān)用乘法器，而StratixⅡ器件有多達384專(zhuān)用乘法器，提供的吞吐量高達346GMAC，這比現有的DSP高出一個(gè)量級。

圖2 FPGA中的嵌入式DSP單元　
　　
當基站采用先進(jìn)的多天線(xiàn)技術(shù)(如空時(shí)編碼STC，聚束和MIMO方法)，FPGA和DSP間信號處理能力的巨大差別更加明顯。OFDM-MIMO組合被廣泛認為是現在和將來(lái)WiMAX和LTE無(wú)線(xiàn)系統較高數據率的關(guān)鍵促進(jìn)因素。
　　
圖1示出應用在基站中的多發(fā)送和接收天線(xiàn)。在這種配置中，對于每個(gè)天線(xiàn)流的符號處理是單獨實(shí)現，在MIMO譯碼執行前產(chǎn)生單個(gè)位級數據流。在串行狀態(tài)用DSP實(shí)現操作時(shí)，符號級復雜性隨天線(xiàn)數線(xiàn)性增加。例如，用兩個(gè)發(fā)送和兩個(gè)接收天線(xiàn)時(shí)，FFT和IFFT功能消耗1GHz DSP近60%(假設變換大小是2048點(diǎn))。相反，用FPG實(shí)現多天線(xiàn)基計算是非常有效的。FPGA提供并行處理和時(shí)間多路轉換來(lái)自多路天線(xiàn)間數據。
　　
多天線(xiàn)方法提供較高的數據率、陣列增益、分集增益和同信道干擾抑制。聚束和空間多路傳輸MIMO技術(shù)也是計算密集的，涉及矩陣分解和相乘。特別的Cholesky分解，QR分解和奇異值分解功能通常是解線(xiàn)性方程組。當這些功能很快用盡DSP能力時(shí)，而FPGA很適合實(shí)現這些功能。利用FPGA的并行性，采用更加成效的心縮式陣列結構方案。
　　
數字IF處理
　　
圖3示出來(lái)自基帶信道極的數據，送到RF板進(jìn)行數字中頻處理，包括數字上變頻(DUC)、CFR和DPD。數字IF擴展了基帶域到天線(xiàn)范圍之外的數字信號處理。這增加了系統靈活性，并降低了制造成本。此外，數字頻率變換比傳流的模擬技術(shù)，能提供更大的靈活性和更高的性能(在衰減和選擇性方面)。

圖3 數字RF處理功能
　　
需要CFR和DPD功能來(lái)改善用在基站中放大器效率。這些功能也有助于大大降低RF板的總成本。CFR和DPD包含復雜的乘法，取樣率可高達100MSPS以上。類(lèi)似于DUC，在接收端需要數字下變頻(DDC)把IF頻率變?yōu)榛l。DUC和DDC都采用復雜的濾波器結構，包括有限脈沖響應(FIR)和級聯(lián)積分梳狀(CIC)濾波器。先進(jìn)的FPGA提供運行速度高達350MHz的數百個(gè)18×18乘法器。這不僅提供并行處理多信道的平臺，而且也是一個(gè)經(jīng)濟集成單芯片方案。
　　
有效的設計方法
　　
隨著(zhù)標準的穩定，對基站靈活性的要求將降低，而成本變?yōu)橐粋€(gè)主要的成功因素。選擇FPGA將會(huì )大大地節省成本。
　　
混合FPGA/DSP基平臺，為無(wú)線(xiàn)基站提供一種有效的設計方法。產(chǎn)品成功的關(guān)鍵是根據系統吞吐量要求和成本考慮在FPGA和DSP之間進(jìn)行合理分配。這將保證產(chǎn)品最終不僅僅只是可縮放的和經(jīng)濟的，而且靈活、可配置適合多個(gè)標準。