基于DSP和CPLD增強數據采集的可擴展性

在IC卡公用電話(huà)系統中，在線(xiàn)式公用電話(huà)由于其具有保密性高、可擴展性強等特點(diǎn)，已逐漸獲得人們的青睞。這種公用電話(huà)系統被置于終端和交換機之間，對兩者的信號進(jìn)行調制、解調以及其它的運算，來(lái)完成諸如卡驗證、終端維護、多媒體信號傳輸等工作。與軟件無(wú)線(xiàn)電相類(lèi)似，這種系統的硬件平臺通用性很強，數字信號處理的算法將由專(zhuān)門(mén)的芯片來(lái)承擔，所以這種系統可以兼容目前在電話(huà)線(xiàn)上應用的各種調制解調方法，也可以適應未來(lái)出現的其它調制解調標準。

由此可以看出，要實(shí)現這樣一個(gè)系統，數據采集是一個(gè)非常重要的方面。為了節約成本和提高DSP芯片的利用率，在這個(gè)系統中，一片DSP要承擔16個(gè)通道的運算。從數據采集的角度來(lái)說(shuō)，由于通道同時(shí)對應著(zhù)終端和交換機兩端，故DSP需要高速采集32個(gè)通道的數據。另外，高速ADC的出現和DSP性能的不斷提高也對系統將來(lái)的升級提出了要求。所以對數據采集部分來(lái)說(shuō)，高速、可擴展性是兩具非常重要的指標。實(shí)現的系統就是以這兩個(gè)指標為指導的。

目前的高速多通道數據采集系統一般有以下幾種實(shí)現方法：一是直接采用高速的多通道模/數轉換芯片，這些芯片有專(zhuān)門(mén)設計的與DSP接口的部分，但是這些芯片一般價(jià)格都非常昂貴；二是直接用FPGA完成整個(gè)的采集過(guò)程，這將耗費FPGA巨大的資源；三是DSP和模/數轉換芯片的地址以及數據總線(xiàn)直接相接，通過(guò)單片機控制轉換等過(guò)程，這種方法雖然便宜，但是可擴展性太差。綜上所述，提出一種通過(guò)CPLD實(shí)現接口，將模擬轉換通道映射到DSP的I/O設備空間甚至內存空間的方法。這種方法大大提高了DSP可以訪(fǎng)問(wèn)的外設數目；同時(shí)由于DSP不直接與模/數轉換模塊接口，所以ADC芯片的升級或者替代都不會(huì )影響原來(lái)的數據采集；而且采用了時(shí)分復用方式讀取轉換完成的數據，因此這個(gè)系統數據采集速率可以達到所采用的ADC芯片輸出的最高速率。

DSP雖然在算法處理上功能很強大，但其控制功能是非常弱的；而CPLD本身并不具有內部寄存器，雖然可以用CPLD的邏輯塊來(lái)實(shí)現寄存器，但是這將耗費大量的CPLD資源。然而，CPLD的強項在于時(shí)序和邏輯控制。本文介紹的多路數據采集系統就是充分利用了DSP和CPLD的優(yōu)點(diǎn)，將多個(gè)A/D轉換單元通過(guò)CPLD映射到DSP的I/O地址空間，利用CPLD屏蔽A/D轉換的初始化以及讀寫(xiě)操作過(guò)程，使得DSP可以透過(guò)CPLD這個(gè)黑匣子快速、準確地獲取數據。

1 數據采集系統框架

整個(gè)數據采集系統主要由DSP處理模塊、CPLD接口模塊和ADC陣列三個(gè)部分組成，如圖1所示。透過(guò)這樣一個(gè)結構，DSP可以在未知ADC的控制方式的情況下，定時(shí)地以訪(fǎng)問(wèn)外設的方式來(lái)獲得總共32個(gè)通道的模/數轉換后的數據。

這樣的系統框圖只是完成了一個(gè)完整的數據采集功能，至于數據的處理以及DSP需要完成的其它功能，此圖并未涉及。但對于一個(gè)DSP系統來(lái)說(shuō)，數據采集在硬件中占據了很大的比重，這也符合DSP芯片應用的原則：用軟件完成大部分的數字處理算法。

2 各功能模塊的實(shí)現

2.1 ADC陣列的實(shí)現

此數據采集系統的設計目標是完成32路信號的采樣，并且要求每路的采樣率為50kHz。所以，這樣一個(gè)系統達到的整體采樣率為32×50k=1.6MHz。

在模/數轉換環(huán)節，采用的A/D芯片一片一次可以同時(shí)完成4路轉換。為了達到設計目標，需要8片這樣的芯片。但是，如果直接將8片模/數轉換芯片的數據總線(xiàn)全部連接起來(lái)輸入到CPLD中或者將CPLD出來(lái)的某條控制信號線(xiàn)直接連接到8片芯片上，那么在驅上就會(huì )出現總是?；诖朔N考慮，此系統將8片芯片分成兩組，每組4片，然后從CPLD中引出兩組數據總線(xiàn)以及兩級控制總線(xiàn)分別對它們實(shí)現控制。這樣就能很好地解決芯片的驅動(dòng)問(wèn)題。圖2就是其中一組芯片的連接架構圖。

從這個(gè)架構圖可以看出，這4片A/D轉換芯片除了片選控制信號以外，其它的數據總線(xiàn)以及控制總線(xiàn)全部是分別連在一起的。將片選控制與其它控制分開(kāi)的原因在于：芯片的初始化以及轉換過(guò)程需要同時(shí)完成，但是轉換后數據的輸出則分則完成。ADC控制時(shí)序框圖如圖3所示。

要實(shí)現這樣的控制時(shí)序，各個(gè)階段對芯片的片選控制如下：在初始化階段，所以A/D芯片的片選信號有效，此時(shí)可以對每片芯片寫(xiě)入相同的模式選擇信號，同時(shí)啟動(dòng)采樣脈沖和轉換脈沖；在轉換階段，所有片選信號全部無(wú)效，此時(shí)芯片本身在內部完成模/數轉換，同時(shí)將轉換完成的數據放置在芯片內部的寄存器中；在數據輸出階段，首先是第一片芯片的片選有效，此時(shí)若有一個(gè)脈沖下降沿到A/D芯片的RD端口，則芯片1的轉換完成，第一路數據將浮出到數據總線(xiàn)上，而其它芯片由于片選信號無(wú)效，雖然有RD輸入也不會(huì )有數據輸出，不會(huì )造成總線(xiàn)沖突。對于芯片1而言，接下來(lái)的幾個(gè)RD脈沖可以分別使得轉換完成后的幾路數據浮現在數據總線(xiàn)上。芯片1的數據全部輸出完成后，片選1無(wú)效，此時(shí)可使芯片2的片選信號有效。依此類(lèi)推，就可以完成4片芯片的轉換及數據輸出。