基于DSP的PCI高速測控系統結構的研究設計

引言

隨著(zhù)數字信號處理芯片性?xún)r(jià)比的不斷提高，數字信號處理的應用領(lǐng)域飛速發(fā)展，同時(shí)Pentium高速CPU的出現，要求有極高的數據通量予以支持，而低速的ISA總線(xiàn)在解決這些問(wèn)題方面逐漸無(wú)能為力，取而代之的是高速的PCI總線(xiàn)。PCI總線(xiàn)可將高速外圍設備直接掛在CPU總線(xiàn)上，33MHz／32位時(shí)數據傳輸速率可達132MB／s，66MHz／64位時(shí)更是性能加倍，打破了數據傳輸速率的瓶頸，使得CPU的性能得到充分發(fā)揮。如果采用美國TI公司生產(chǎn)的高速高性能數字信號處理器DSP取代原來(lái)的單片機作為板載CPU，可以充分利用PCI總線(xiàn)的優(yōu)點(diǎn)直接將采集的數據傳到微機內存，有效地解決了數據的實(shí)時(shí)傳輸和存儲問(wèn)題。

測控系統的硬件組成

系統基本硬件結構如圖1所示。整個(gè)高速測控系統主要由信號調理電路、DSP模塊、FIFC)存儲器、CPLD控制電路、PC19054接口芯片等組成。系統采用主從結構，PC機作為上位機，用于完成對系統的控制(如AD轉換的開(kāi)始、DSP復位、中斷響應、數據接收與處理等)。DSP作為下位機，用于完成數據的采集與處理、PWM波以及其他外圍信號的控制等。

DSP測控模塊介紹

系統采用的DSP芯片為T(mén)I公司的TMS320LF2407。電路設計時(shí)，利用的DSP內部的16通道A/D轉換實(shí)現數據采集，DSP與FIFO的電路接口電壓都為3.3V，可實(shí)現無(wú)縫連接，DSP的數據總線(xiàn)直接與FIFO的數據輸入端口相連，DSP與FIFO的時(shí)鐘頻率應設為相同。這樣，無(wú)需插入等待周期，控制信號經(jīng)CPLD直接轉換為FIFO的讀寫(xiě)信號，實(shí)現數據的高速存儲。

先進(jìn)先出存儲器

在DMA傳輸方式下，由于PCI9054內部的FIFO只有32級深度，實(shí)時(shí)傳送高速數據時(shí)，PCI9054內部的FIFO會(huì )很快存滿(mǎn)，而DSP內的數據仍會(huì )源源不斷的傳送過(guò)來(lái)，易造成數據的丟失，因此必須要擴展外部FIFO。

本系統采用I D T公司高速CMOS同步FIFO芯片IDT72V3660，它的容量為4096×36bit；有高達100MHz的讀寫(xiě)速度；可以兼容3.3V和5V兩種接口電壓。該FIFO具有標準的滿(mǎn)(FF#)、半滿(mǎn)(HF#)、空(EF#)等標志。系統可以根據這些標志信號控制對FIFO的讀寫(xiě)操作。在CPLD的邏輯控制下，當WEN#有效時(shí)，在WCLK的每一個(gè)上升沿，FIFO會(huì )把輸人數據線(xiàn)上的數據存入內部存儲器。當REN#有效且輸出允許(OE#有效)時(shí)，在RCLK的每一個(gè)上升沿，FIFO會(huì )把內部存儲器中的數據發(fā)送到輸出數據總線(xiàn)上(低電平用#表示)。

控制邏輯芯片CPLD

本系統采用Altera公司的EPM7 128來(lái)實(shí)現系統的邏輯控制，主要包括DSP控制邏輯、FIFO控制邏輯、PCI9054接口控制邏輯三個(gè)部分，其中，對PC219054的邏輯控制是設計的重點(diǎn)。設計中利用MaxPlusⅡ軟件進(jìn)行VHDL語(yǔ)言編程、仿真和調試。

PCI9054及外部接口分析

PCI與板載CPU的橋接有兩種設計方案，一種是采用FPGA，通過(guò)軟件編程實(shí)現硬件功能。另一種是利用專(zhuān)用PCI橋接芯片，適合快速開(kāi)發(fā)的場(chǎng)合。

本系統采用PLX公司的PCI總線(xiàn)專(zhuān)用接口控制芯片PC19054。它符合PCIV2.1和PCIV2_2規范；可同時(shí)支持3.3V和5V兩種信號環(huán)境；提供了兩個(gè)獨立的可編程DMA控制器；內部有6種可編程FIFO，以實(shí)現零等待突發(fā)傳輸及局部總線(xiàn)和PCI總線(xiàn)之間的異步操作；在PCI總線(xiàn)端支持33MHz／32位，傳輸速率最高可達132MB／s；在局部端可編程實(shí)現8／16／32位的數據寬度，支持復用／非復用的32位地址／數據，時(shí)鐘最高可達50MHz。

PCI9054局部總線(xiàn)可工作在M、J、C三種模式，M模式是專(zhuān)門(mén)為Motorola公司的 MPC850和MPC860提供直接非復用的接口；J模式地址／數據線(xiàn)復用；C模式與J模式差別不大，但地址／數據線(xiàn)非復用，更符合連接習慣。本設計采用C模式。

PCI9054的數據傳輸模式可分為主模式、從模式、DMA模式。模式的選擇主要根據硬件設計者對硬件的設計需要而定。本系統采用DMA模式，在DMA傳輸模式下，PCI9054既是PCI端的主控方，又是局部端的主控方。

PCI9054集成了兩個(gè)互相獨立的DMA通道，每個(gè)通道都支持Block DMA和Scatter／(3ather DMA，其中通道0還支持請求(Demand)DMA傳輸方式。當有通道進(jìn)行DMA傳輸時(shí)，DMA控制器將發(fā)起對局部總線(xiàn)和PCI總線(xiàn)操作，其傳輸過(guò)程如圖2所示。