基于DSP的多路語(yǔ)音實(shí)時(shí)采集與壓縮處理系統

在語(yǔ)音的數字通信和數字存儲等應用領(lǐng)域，需要對多路語(yǔ)音信號進(jìn)行實(shí)時(shí)采集和壓縮處理。如某語(yǔ)音記錄設備，需要對8路語(yǔ)音信號進(jìn)行實(shí)時(shí)采集和壓縮處理，而且要求對采集到的語(yǔ)音數據的壓縮率盡量高。一般地，當要求語(yǔ)音數據壓縮后的碼流在10 Kbps左右時(shí)，需要采用語(yǔ)音的模型編碼技術(shù)。而模型編碼算法的運算量很大。因此，如一方面要求對多達8路的語(yǔ)音信號進(jìn)行實(shí)時(shí)采集，另一方面又要求對各路的語(yǔ)音信號進(jìn)行較高壓縮率的實(shí)時(shí)壓縮處理，對數據采集和處理系統提出了更高的要求。
　　
由于VLSI技術(shù)的迅速發(fā)展，DSP（Digitalsig－nal processor數字信號處理器）的性能價(jià)格比得到了很大的提高，使得利用DSP的高速數據管理能力和處理能力來(lái)實(shí)現高速數據采集和處理成為實(shí)時(shí)數據采集和處理的一個(gè)新的發(fā)展方向?；诖?，本文介紹的多路語(yǔ)音實(shí)時(shí)采集與壓縮處理系統采用了高速DSP技術(shù)。

1　系統結構與工作原理

1．1　系統主要性能指標
　　
采集語(yǔ)音信號通道數：8
語(yǔ)音信號帶寬：300～3 400 Hz
采樣速率：8 000 Hz
語(yǔ)音回放通道數：1
每路語(yǔ)音信號壓縮后碼流：13 Kbps
擴展ISA總線(xiàn)接口
　　
系統在結構上包括三個(gè)主要部分，即8通道A／D和1通道D／A部分，DSP最小系統及DSP的DMA與ISA總線(xiàn)的接口。如圖1所示。

1．2　A／D及D／A
　　
該部分由9片A－Law CODEC芯片TP3057組成。其中8片構成8通道A／D轉換器，另一片構成D／A轉換器，直接由DSP控制。該芯片采樣數據是8 000×8 bit A－Law PCM數據，每通道數字信號的輸入和輸出是64 KbpsPCM同步串行碼流。數據傳輸碼流速率是2．048 Mb／s。8片A－Law CODEC均掛接在同一2．048 Mb／s的同步串行數據總線(xiàn)上，2．048 Mb／s的數據分為32個(gè)時(shí)隙，每個(gè)通道的64Kbps數據的傳輸占用32個(gè)時(shí)隙中的一個(gè)。具體占用那一個(gè)時(shí)隙由時(shí)隙分配控制電路確定。

1．3　DSP最小系統
　　
DSP是本系統核心部分，它完成對2．048 Mb／s的同步串行數據總線(xiàn)的控制，及對高達2．048 Mb／s串行數據碼流的采集、8路輸入語(yǔ)音的壓縮處理和1路語(yǔ)音的解壓縮處理。本系統采用的DSP是AnalogDevice公司的定點(diǎn)DSP，即ADSP－2181，其主要功能與特點(diǎn)如下：
　　
（1）外接16．67 MHz晶振，指令周期為30 ns，33 MIPS運算速度，所有指令單周期執行。
（2）提供一個(gè)16位的DMA（IDMA）口，用于高速存取片內存儲器及裝載數據和程序。
（3）提供一個(gè)8位自舉DMA（BDMA）口，用于從自舉程序存儲器中裝載數據和程序。
（4）程序RAM 24Bit×16 K，數據RAM 16Bit×16 K。
（5）16位字長(cháng)運算精度。
（6）提供兩個(gè)雙緩沖區的串口，具有硬件A／u律編解碼和自動(dòng)緩沖（Auto－buffer）能力，其中的串口0具有多通道（Multichannel）的功能。
（7）提供6個(gè)外部中斷、13個(gè)可編程I／O引腳和JTAG仿真引腳。
由于DSP的上述功能和特點(diǎn)，使得DSP與A／D及D／A電路實(shí)現了無(wú)縫連接。其中串口0連接8路A／D的2．048 Mb／s的同步串行數據總線(xiàn)，串口1連接D／A CODEC電路。由于DSP具有16 K的程序RAM和16 K的數據RAM，所以對于本系統無(wú)需外擴存儲器，即由單片DSP就構成了本系統所需的最小DSP系統。

1．4　DSP的DMA與ISA總線(xiàn)的接口
　　
ADSP2181片內集成了一個(gè)直接訪(fǎng)問(wèn)其內部存儲器的16位DMA端口（IDMA PORT）。主機通過(guò)此接口可以直接訪(fǎng)問(wèn)ADSP2181片內的程序和數據存儲器的任一單元。因而主機可以通過(guò)此端口對DSP加載程序、下載程序、讀取片內執行的狀態(tài)、實(shí)現與DSP的數據傳輸等操作。IDMA端口總線(xiàn)的16位數據和地址是復用的。由于DSP的程序存儲器是24位的，而DMA的數據總線(xiàn)寬度是16位，故對程序存儲器操作時(shí)，分為兩次，先對高16位操作，然后接著(zhù)對最低8位操作。通過(guò)IDMA端口的存、取操作分如下兩步進(jìn)行：

·IDMA地址鎖定操作
　　
通過(guò)IDMA的地址鎖存信號（IAL），將14比特的地址信息和1比特的存儲器類(lèi)型信息通過(guò)IDMA總線(xiàn)，在地址鎖存信號（IAL）的降沿時(shí)被鎖入到DSP片內的IDMA地址鎖存器。14比特地址信息確定了ADSP片內的存儲器地址，而存儲器類(lèi)型位用來(lái)區分操作是對程序存儲器或數據存儲器。

·數據存、取操作
　　
當地址信息被放入到IDMAA寄存器中后，通過(guò)加IDMA的IWR，IRD信號，實(shí)現對片內的指定地址的信息進(jìn)行讀、寫(xiě)操作。每次讀、寫(xiě)操作后存儲器的地址值將自動(dòng)的遞增，為下一次的讀寫(xiě)操作做好準備。

本系統中通過(guò)ISA總線(xiàn)的I／O操作及IDMA口對DSP的內部存儲器進(jìn)行訪(fǎng)問(wèn)的。通過(guò)硬件譯碼滿(mǎn)足IDMA時(shí)序要求的控制信號IAL，IWR，IRD等及DSP的復位信號（RESET）。該接口占用了16個(gè)I／O地址空間。

1．5　通過(guò)IDMA端口裝載程序
　　
ADSP2181通過(guò)兩種機制在上電、復位后自動(dòng)裝載DSP程序。兩種機制由MMAP和BMODE兩個(gè)引腳的電平控制。當MMAP＝0，BMODE＝1時(shí)，ADSP2181自動(dòng)在系統復位時(shí)，通過(guò)IDMA端口由主機加載DSP程序。主機首先必須裝載除程序的第一條指令外其它程序和數據到DSP的片內程序存儲器，最后才寫(xiě)入對應程序RAM第一個(gè)單元的第一條指令。一當程序存儲器的0地址被寫(xiě)入程序代碼后，DSP立即從地址0開(kāi)始執行程序。

2　8路語(yǔ)音信號的數據采集
　　
8路語(yǔ)音數字信號通過(guò)一2．048 Mb／s的同步串行數據總線(xiàn)傳輸到DSP。其中每個(gè)通道的數據是64 Kbps，每個(gè)通道占用2．048 Mb／s的同步串行數據總線(xiàn)的32個(gè)時(shí)隙中的一個(gè)，因此，共占用8個(gè)時(shí)隙。DSP通過(guò)對時(shí)隙分配電路的控制給8個(gè)通道各分配一個(gè)時(shí)隙。這樣，8個(gè)通道的每個(gè)通道的數據都在由DSP指定的時(shí)隙中傳輸。

DSP的串口0是一個(gè)可編程的最大數據傳輸速率能達到4．096 Mb／s的同步串行口。DSP串口0的操作在接收到一個(gè)WORD或發(fā)送完一個(gè)WORD的數據時(shí)，從DSP內部RAM讀、寫(xiě)一個(gè)WORD的數據需要占用DSP的一個(gè)機器周期（33 ns），在接收和發(fā)送過(guò)程中不占用DSP的處理時(shí)間。由此可見(jiàn)，DSP的串口0具有很強的數據采集與控制能力。

利用串口0的較強的數據采集與控制能力，很容易實(shí)現通過(guò)2．048 Mb／s的同步串行數據總線(xiàn)對8通道語(yǔ)音數字信號的采集與控制。首先，編程DSP的串口0的同步時(shí)鐘信號及幀同步信號分別為2 048 kHz和8 kHz，這兩個(gè)信號控制CODEC的A／D轉換速率和位傳送速率，同時(shí)同步時(shí)鐘信號還可供CODEC的A／D轉換的時(shí)鐘。再者，編程DSP的串口0工作于多通道模式，打開(kāi)32個(gè)時(shí)隙中對應的8通道的時(shí)隙接收，使對應的每通道字（WORD）長(cháng)為8位，選擇A－Law壓／擴，并打開(kāi)自動(dòng)緩沖功能并設置自動(dòng)緩沖指針。當如上對串口0初始化并打開(kāi)串口0的接收中斷后，串口0將接收到的8 WORD的按A－Law解壓的數據存放在自動(dòng)緩沖指針指向的長(cháng)度為8的緩沖區中，自動(dòng)緩沖指針自動(dòng)回位，同時(shí)產(chǎn)生一個(gè)硬件接收中斷。