基于MSP430的高速線(xiàn)陣CCD采集系統設計

　　由圖6可知，ILX511在完成初始化工作后，在每一個(gè)CLK時(shí)鐘下降沿時(shí)輸出信號。ILX511一個(gè)采樣周期由2087個(gè)CLK周期組成，在前33個(gè)周期和最后6個(gè)周期輸出無(wú)用信號(Dummy Signal)，中間的2048個(gè)信號輸出有用信號。因此，AD9220需要在CLK開(kāi)始后第34個(gè)周期啟動(dòng)轉換。AD 9220某次轉換的結果在其輸入后3周期輸出，故FIFO需在A(yíng)D9220第一次轉換結果輸出時(shí)啟動(dòng)寫(xiě)信號，即在CCD第37個(gè)CLK時(shí)啟動(dòng)。又由于CCD在CLK低電平時(shí)輸出信號，AD9220在CLK高電平時(shí)采樣和輸出，FIFO寫(xiě)信號低電平時(shí)有效，故AD9220的時(shí)鐘和CLK反相，FIFO寫(xiě)信號和CLK同相。

　　結合MSP430定時(shí)器靈活的PWM輸出模式，CCD的CLK信號、AD9220的時(shí)鐘和FIFO的寫(xiě)信號通過(guò)定時(shí)器B的引腳輸出PWM信號實(shí)現，各個(gè)時(shí)鐘周期之間的延時(shí)通過(guò)精準的延時(shí)函數實(shí)現。程序如下。

　　通過(guò)邏輯分析儀實(shí)測MSP430各引腳輸出，結果如圖7所示，各驅動(dòng)信號時(shí)序正確，相位匹配良好，完全滿(mǎn)足CCD及外圍電路驅動(dòng)時(shí)序要求。

　　3.3 通訊模塊

　　通訊模塊主要通過(guò)MSP430的中斷完成發(fā)送數據到上位機的功能。通訊模塊程序流程圖如圖8所示。

　　在A(yíng)DC將CCD輸出的數據全部轉換完成并將FIFO存滿(mǎn)后，IDT7203的FF標志位變低觸發(fā)MSP430的外部中斷服務(wù)程序。若需重新發(fā)送某次結果，需在進(jìn)行下一次采集之前，由上位機發(fā)送“A”至下位機;若要繼續采集，則由上位機發(fā)送“C”至下位機。MSP430產(chǎn)生串口接收中斷后，判斷是否進(jìn)行重新發(fā)送、繼續采集。

　　4 結束語(yǔ)

　　文中在分析線(xiàn)陣CCD器件驅動(dòng)時(shí)序和外圍電路特點(diǎn)的基礎上，以MSP430作為主控芯片輸出PWM的方式，創(chuàng )造性地提出了一種線(xiàn)陣CCD驅動(dòng)電路和時(shí)序的設計方法。實(shí)驗驗證了所設計的系統能夠很好地滿(mǎn)足時(shí)序要求和實(shí)現整體功能。由于采用模塊化設計，本系統可以和引腳兼容的同類(lèi)CCD共用，同時(shí)可以結合MSP430低功耗特點(diǎn)作為模塊組合應用在不同背景和需求中。