一種DSP內嵌DARAM的電路設計與ADvance MS仿真驗證

　　存儲陣列的結構如圖10。存儲單元為常用的6管SRAM單元，進(jìn)行讀寫(xiě)操作時(shí)，OE由低變高，預充電管關(guān)閉，通過(guò)讀寫(xiě)放大器對位線(xiàn)的充電與放電來(lái)實(shí)現數據讀寫(xiě)。

　　3 仿真驗證

　　為了使仿真結果準確，輸入波形應該與實(shí)際情況一致，先用ModelSim對整體DSP芯片進(jìn)行仿真，然后觀(guān)察DARAM的輸入端，按照所得的輸入信號再單獨對DARAM進(jìn)行仿真，由于電路中既有數字電路也有模擬電路，所以采用數?；旌戏抡娴姆椒?，用ADvance MS對該電路進(jìn)行仿真。仿真波形如圖11。

　　在4個(gè)時(shí)鐘周期內，對DARAM進(jìn)行三次寫(xiě)操作和三次讀操作，數據在SCLOCK2上升沿時(shí)寫(xiě)入，在SCLOCK1上升沿時(shí)讀出，在第二個(gè)周期與第三個(gè)周期內，W_en和R_en同時(shí)使能，也就是要在一個(gè)周期內進(jìn)行兩次操作，進(jìn)行“雙存取”。從兩塊存儲陣列中讀出的數據分別為DRD0和DRD1，可以看出，DRD0依次讀出的三組數據0123H、4567H和89ABH即為前一周期寫(xiě)入的數據，說(shuō)明此電路可以正確的讀寫(xiě)數據，也可以在一個(gè)周期內完成一次讀操作和一次寫(xiě)操作。

　　4 結束語(yǔ)

　　本文以一款國外公司的DSP為例，介紹了其內嵌的一塊DARAM的整體電路，給出了關(guān)鍵部分的具體電路，并結合仿真波形，詳細介紹了電路的工作原理，最后采用數?；旌戏抡娴姆椒?，用ADvance MS對整體的電路進(jìn)行仿真，結果證明此電路可以實(shí)現一個(gè)周期內的“雙存取”功能，可以為DSP乃至SOC中存儲器接口電路的設計提供一種參考。