嵌入式測試技術(shù)為串行I/O提供真正高效價(jià)值

隨著(zhù)技術(shù)的進(jìn)步，電子行業(yè)自身在不斷地發(fā)明創(chuàng )新。嵌入式系統設計師最清楚這一點(diǎn)，許多人開(kāi)發(fā)的應用之多甚至可以橫跨幾代電子技術(shù)和微處理器技術(shù)。

一路看過(guò)來(lái)，隨著(zhù)基本的硬件和軟件的演進(jìn)，當然也出現了許多不同的系統開(kāi)發(fā)和調試方法。如今，絕大多數微處理器整合有片上調試資源，從而設計師可以利用低成本的硬件接口進(jìn)行開(kāi)發(fā)和測試。這類(lèi)被稱(chēng)作為嵌入式測試的調試，極大地有助于嵌入式系統的增長(cháng)，并將使帶有高速串行I/O的設計系統具有更高的效率。

如今，半導體硅片成本的降低使得電子行業(yè)可以利用通信行業(yè)30多年發(fā)展所取得的一些先進(jìn)技術(shù)，特別是串行接口。就當數字系統拼命地與大規模、高速數據傳輸的光系統的處理帶寬保持同步時(shí)，前所未有的對速度和總處理吞吐率的需求激勵了并行總線(xiàn)結構針對其自身的一些實(shí)際限制進(jìn)行演進(jìn)，為了獲取更高的處理帶寬，PC領(lǐng)域正在鐘情于高速串行接口，向PCI-Express這類(lèi)總線(xiàn)標準的迅速增長(cháng)就是例證。

由于PC領(lǐng)域采用了串行接口，這些技術(shù)正在被廣泛接受并確立地位。實(shí)現成本開(kāi)始下降，這就意味著(zhù)目前串行接口正在邁上低成本的PC產(chǎn)品和主流數字產(chǎn)品-換言之，即嵌入式系統之路。我們將再一次看到該演進(jìn)過(guò)程：即隨著(zhù)嵌入式系統和相關(guān)的處理器采用該項新技術(shù)，設計團隊必須采用新的開(kāi)發(fā)和調試方法來(lái)利用高速串口的優(yōu)點(diǎn)。

采用新測試方法

如今，絕大多數的數字電路設計師還習慣于采用并行接口和速率為100~200MHz左右的系統時(shí)鐘。的確，有很好的標準，又有熟知的經(jīng)驗和工具支持這類(lèi)選擇。但是，高速(數吉比特)串行完全是另外一回事。如今，成功配置高速串行接口的設計團隊通常聘用在高速信號傳輸(信號完整性)的物理層方面具有特殊經(jīng)驗的工程師。由于該方案將有助于將產(chǎn)品成功地推向市場(chǎng)，故需對開(kāi)發(fā)團隊進(jìn)行較多的改變，以便于將這一先進(jìn)的技術(shù)整合進(jìn)面向主流數字電子產(chǎn)品市場(chǎng)的設計中去。開(kāi)發(fā)團隊需要更有經(jīng)驗的設計師，以及所需的設計工具和設計方法，來(lái)解決與以前大不相同的設計問(wèn)題。

第一步是要理解設計問(wèn)題。如何設計與過(guò)去大不相同的數字高速串行接口？可能最大的差別在于信號完整性。由于這些主要接口的信號速率都高達吉比特，將會(huì )出現許多通常只有模擬(或者更像是RF/微波)領(lǐng)域才會(huì )出現的問(wèn)題。設計師這就不像過(guò)去那樣只需關(guān)注像建立時(shí)間、保持時(shí)間和上升時(shí)間這類(lèi)的信號定時(shí)參數，而是必須關(guān)注像眼圖睜開(kāi)、比特誤差率和抖動(dòng)著(zhù)淚的參數。

另一個(gè)不同之處在于探測設計師希望觀(guān)測的信號的能力。該功能無(wú)論是對于當今的半導體的高集成度，還是細心地調理信號通道上的信號完整性都不可或缺的。隨著(zhù)速率上升到3Gbits/s，就需要對信號進(jìn)行一些先行傳輸調理，來(lái)補償傳輸媒質(zhì)的耗損；接收端的信號處理也需要相應的濾波，來(lái)精確地恢復信號。同樣，由于有些信號通常都工作在亞微米數字硅片的低功率環(huán)境，電壓的擺幅較小。這意味著(zhù)傳統的測試測量方法，即簡(jiǎn)單地利用物理探頭來(lái)進(jìn)行接觸式探測將變得不太可能，因為探頭自身將會(huì )對信號帶來(lái)很大程度的影響。

測試和調試這些接口時(shí)必須考慮到這些因素所產(chǎn)生的實(shí)際影響。對數字完整性方面的需求意味著(zhù)數字設計師必須在驗證設計所用的標準工具庫內添加新的測量類(lèi)型(或測試設備)。目前，測量信號完整性的復雜設備正在普及，并且隨著(zhù)從以前的特定應用發(fā)展到主流應用的過(guò)程中還必須不斷演進(jìn)，這些設備包括眼圖測試、比特誤差率(BER)測試以及抖動(dòng)容差測試設備。隨著(zhù)這些信號變得更加靈敏，半導體硅片的集成度變得更高，為了能夠探測這些關(guān)鍵信號，這些測試解決方案還必須不斷演進(jìn)。

解決方案是嵌入式測試

如同微處理器領(lǐng)域中的片上調試工具和技術(shù)的出現一樣，解決方案應該是在硅片上實(shí)現更多的測試功能，至少對于探測問(wèn)題是如此。由于芯片開(kāi)發(fā)商非常仔細地設計了信號通道，故對于應用設計師來(lái)說(shuō)，整合能力并利用這種方法來(lái)進(jìn)行關(guān)鍵測量和觀(guān)察串口的行為將是最好的方法。這種稱(chēng)作為嵌入式測試的方法，不需要外觸探頭(探頭自身將引起相關(guān)的問(wèn)題)，而且可以獲取外部無(wú)法獲取的信號的相關(guān)信息(例如被接收機恢復實(shí)際眼圖指標)。

圖1給出了一個(gè)實(shí)際例子。這里，在速率為6.25Gbits/s的串行鏈路上進(jìn)行的測量顯示，即便物理探頭的限制可以克服，在器件引腳上觀(guān)察信號也將導致錯誤的結果，由于采用了先行傳輸信號調理。如果只是簡(jiǎn)單地看一下圖示的信息，人們可能會(huì )斷定該鏈路無(wú)法工作，因為觀(guān)察不到信號眼圖的張開(kāi)。但是，通過(guò)結合片上測量，如圖中的右側所示，工程師就能夠確信確實(shí)有一個(gè)信號被接收機恢復了。

圖1：高速串行鏈路測試的實(shí)際例子。

FGPA的用途

隨著(zhù)串行技術(shù)在嵌入式系統中的出現，FPGA將扮演一個(gè)重要的作用。長(cháng)期以來(lái)FPGA都是嵌入式設計師使用的實(shí)現技術(shù)，而隨著(zhù)FPGA性?xún)r(jià)比的演進(jìn)，其作用正在增加。FPGA正在日益增多地成為一個(gè)集成平臺，它具有類(lèi)似片上系統(SoC)的功能，而這些功能則利用可編程的架構來(lái)實(shí)現。這給嵌入式系統設計師帶來(lái)了頗多的靈活性，并使他們能在其設計中以低成本的方案實(shí)現高集成度。

FPGA提供商也意識到了正在轉向串口的這一趨勢，并正在致力于為更多的開(kāi)發(fā)商提供可用的高速串行技術(shù)。絕大多數的高端FPGA產(chǎn)品中目前都有數吉比特的串行I/O功能，該功能也正在開(kāi)始進(jìn)入低成本的FPGA器件中。FPGA固有的可重新編程能力還為實(shí)現測試功能的測試工具提供一個(gè)真正的機會(huì )。開(kāi)發(fā)和測試工具正在涌現出來(lái)，這為設計師提供了掌握串行接口的行為和質(zhì)量的新方法。這些新工具采用與高速串行技術(shù)指標(如BER測量)相關(guān)的測試類(lèi)型，這就使得它們對以前由于知識面和采購相關(guān)儀器成本所限而沒(méi)有考慮過(guò)的各類(lèi)設計師來(lái)說(shuō)都是有用的。

測試FPGA中的高速串行I/O

這些工具可用來(lái)時(shí)FPGA開(kāi)發(fā)商測量串行I/O。圖2顯示了一個(gè)此類(lèi)工具的方框圖。

圖2：用于高速串行鏈路測試的嵌入式測試解決方案方框圖

該工具有三個(gè)基本的部分組成：

1. 實(shí)現片上測試模式生成、BER測量和訪(fǎng)問(wèn)發(fā)射和接收器控制存儲器的測試內核；

2. 測量軟件；

3. 簡(jiǎn)單的硬件接口，本例中用JTAG編程電纜來(lái)實(shí)現。

人們可以看到，利用該架構，通過(guò)適當地配置這三個(gè)部分，就可以建立起一個(gè)測量例程來(lái)探測用Xilinx FPGA實(shí)現的高速串行鏈路的工作情況。

這樣的測試工具提供了進(jìn)行三個(gè)基本鏈路測量的能力，所有的都基于BER，其已被廣泛地接受作為高速串口的最終測量。最簡(jiǎn)單的就是該工具可以提供鏈路BER測量。該測量在內部實(shí)現，并反映從FPGA內部的接收器所視的實(shí)際條件，而無(wú)須采用傳統測量中通常使用的接觸式探頭來(lái)測量器件的引腳。

另一個(gè)感興趣的測量是眼圖測試，這為迅速掌握鏈路裕度提供了一個(gè)簡(jiǎn)單的方式。通過(guò)在數據眼的單位間隔上重復進(jìn)行BER測量，可以為用戶(hù)提供BER與數據眼位置關(guān)系的圖形顯示。最終，通過(guò)將眼圖測量功能與發(fā)射和接收控制寄存器訪(fǎng)問(wèn)相結合，就能有效地對鏈路進(jìn)行調整，來(lái)獲得最佳的BER。

圖3：能夠測量鏈路裕度的眼圖測試。

嵌入式測試的內涵

嵌入式系統中對串行I/O的采用將對如何組建設計團隊和采用什么工具產(chǎn)生影響。我堅信針對這一技術(shù)的嵌入式測試的特殊應用將為開(kāi)發(fā)商帶來(lái)有價(jià)值的幫助。在高速串行領(lǐng)域及以外的其它領(lǐng)域許多其它的可能性都與這一概念相關(guān)。很顯然，隨著(zhù)半導體技術(shù)在復雜度和功能以及速度等方面的不斷發(fā)展，嵌入式測試方案將為系統設計師探究系統提供真正的機會(huì )，不論是硬件還是軟件。

實(shí)現嵌入式測試要求一定的靈活度，以便將全新的測試拓撲架構和新的測試方案整合到一起來(lái)實(shí)現跨度覆蓋到半導體制造商和測試測量提供商的測試解決方案。盡管這些協(xié)作意味著(zhù)將對行業(yè)帶來(lái)挑戰，但卻能為位于競爭的價(jià)值點(diǎn)上的設計師帶來(lái)全新的、具有價(jià)值的測量功能，這都將是不可否認的經(jīng)濟驅動(dòng)力。