移頻鍵控信號測量系統設計
在鐵路運輸系統中,利用軌道電路移頻鍵控信號(FSK)判斷運輸狀態(tài),傳輸控制信號,不同的調制信號下的載波信號代表不同的控制指令,所以實(shí)時(shí)、精確地檢測軌道電路移頻信號對保證鐵路安全、快捷運輸十分重要。采用頻譜分析法確定FSK信號參數時(shí),FFT變換需要對信號進(jìn)行整周期采樣,而FSK信號既具有數字通信的優(yōu)點(diǎn),又具有非線(xiàn)性調制的特點(diǎn),因此對所有信號進(jìn)行整周期采樣具有一定的難度[1]。采用高頻量化脈沖測量信號周期方法可以避免這一問(wèn)題,只要量化時(shí)鐘和處理速度滿(mǎn)足要求,就可以獲得滿(mǎn)意效果。
本文在FPGA中利用高頻時(shí)鐘對FSK信號進(jìn)行采樣,用ARM處理器對獲取的數據進(jìn)行分析,并對畸變數據進(jìn)行補償,從而得到軌道電路FSK信號高頻載波及低頻調制信號測量參數。
1 系統設計
FSK信號是一種利用低頻信號調制載波信號后產(chǎn)生的正弦交流信號[2],該信號主要由高頻載波f0和頻偏信號Δf形成的上邊頻fh、下邊頻fL組成,兩種載波頻率在每個(gè)調制信號fm周期內呈交替變化。
若FSK信號可用周期信號S(t)表示,則FSK信號的數學(xué)表達式[3-4]為:
其中,f0為FSK信號的中心頻率,?駐f為信號頻偏,T=1/fm為低頻調制信號周期。FSK信號如圖1所示,其中虛線(xiàn)為低頻調制信號,實(shí)線(xiàn)為載頻信號段,中部為上邊頻段,兩端為下邊頻段。
FSK信號測量的主要參數包括載頻和頻偏形成的上邊頻、下邊頻信號和調制頻率三種物理量。在對FSK信號進(jìn)行參數測量時(shí),首先將FSK信號經(jīng)過(guò)信號調理電路,利用高速開(kāi)關(guān)管電路將正弦交流信號變換成方波信號;然后利用FPGA測量方波信號周期,并將測量數據通過(guò)串行接口發(fā)送給ARM處理器;ARM處理器接收到測量數據后,根據測量數據及數據統計情況計算載波和調制信號頻率。在FSK信號幅值測量時(shí),經(jīng)過(guò)線(xiàn)性變換和限幅等處理,由高速16 bit A/D轉換器進(jìn)行轉換。ARM處理器獲取FSK信號頻率和幅值參量后,將計算結果送往LCD顯示。具體系統設計原理如圖2所示。
2 系統實(shí)現
移頻鍵控信號測量時(shí),通過(guò)測量一段時(shí)間內載波信號的脈沖寬度確定上邊頻和下邊頻,并根據載波信號切換點(diǎn)數據統計值確定調制信號頻率。因此,根據載頻信號的測量數據即可確定FSK信號參數。測量的移頻信號主要為國產(chǎn)18信息和法國UM71移頻信號兩種制式,FSK信號的載頻信號測量范圍為495~2 611 Hz之間。
系統包括FPGA和ARM處理器兩個(gè)核心模塊,FPGA完成FSK參數測量,ARM處理器完成參數計算,如圖3所示。根據FSK信號測量性能要求,選擇Altera公司的Cyclone II系列FPGA作為測量核心模塊。系統輸入為25 MHz的時(shí)鐘信號,經(jīng)過(guò)FPGA中鎖相環(huán)后獲得30 MHz的時(shí)鐘,利用該時(shí)鐘對FSK信號的脈沖寬度進(jìn)行量化,并將測量結果存儲在16 bit字長(cháng)的雙口RAM中,利用FPGA中設計一個(gè)串口控制器,將FSK信號的測量值發(fā)送ARM處理模塊。
2.1 FPGA測量模塊程序設計
FSK信號測量的準確性與量化時(shí)鐘的選擇有一定關(guān)系,而量化時(shí)鐘的大小決定測量值的數據寬度[5-7],量化時(shí)鐘選擇越大,且存儲測量結果的組數越多,則計算結果越精確,但在數據通信和數據處理時(shí)會(huì )影響系統的實(shí)時(shí)性。根據測量的FSK信號特征,在下邊頻為fL=495 Hz時(shí),計數結果獲得最大值。設量化時(shí)鐘的頻率為f,則必須滿(mǎn)足f/fL=216,即量化時(shí)鐘f32 440 320 Hz。利用鎖相環(huán)PLL產(chǎn)生30 MHz量化時(shí)鐘信號,為了保證FSK信號測量精確度及測量結果不能溢出(超出預定的數據寬度),選擇計數值的存儲單位的數值寬度為16 bit。為獲取有效的測量低頻調制頻率,應至少測量3個(gè)低頻調制頻率周期內部的方波計數值。由軌道移頻信號的特征可知,當上邊頻fh=2 611 Hz、低頻調制信號fm=10.3 Hz時(shí),一個(gè)半周期內的調制頻率內部最大的載波信號周期數n≤254,而3×2541 0245×254。因此選擇測量FSK信號的數據深度為1 024組。
評論