基于CPLD的PC104系統與CAN總線(xiàn)網(wǎng)絡(luò )通信設計

　　1.引言

　　可編程邏輯器件PLD(Programmable logic Device)就是由用戶(hù)進(jìn)行編程實(shí)現所需邏輯功能的數字專(zhuān)用集成電路ASIC?？删幊踢壿嬈骷诂F代電子工程設計中得到了廣泛應用。它是在 PAL，GAL等邏輯器件的基礎上發(fā)展起來(lái)的，具有高密度，高速度，低功耗體系結構和邏輯單元，靈活以及運用范圍寬等特點(diǎn)，同時(shí)還具有設計周期短，制造成本低，開(kāi)發(fā)工具先進(jìn)，標準產(chǎn)品無(wú)需測試，質(zhì)量穩定及可實(shí)時(shí)布線(xiàn)檢驗等優(yōu)點(diǎn)。

　　現場(chǎng)總線(xiàn)技術(shù)廣泛應用于工業(yè)和軍用測控局域網(wǎng)中，它可以實(shí)現較遠距離、較快速度的信息傳輸，而且只需要雙絞線(xiàn)作為傳輸媒介，簡(jiǎn)單可靠。但是，在該技術(shù)應用中總線(xiàn)控制器與微機之間的接口電路一般采用單片機來(lái)實(shí)現。采用這種方式將導致較長(cháng)的研發(fā)周期和龐大的電路，且難于實(shí)現高速數據傳輸。本文利用CPLD成功地實(shí)現了嵌入式系統與CAN總線(xiàn)網(wǎng)絡(luò )的通信，速度快，易于實(shí)現，而且非常穩定。

　　本系統采用的器件是Altera公司的CPLD，屬于MAX7000系列。Altera公司的CPLD器件主要包括MAX系列、ACEX系列、FLEX系列和APEX系列。其中MAX系列器件為高速實(shí)

　　際應用提供了非常高的性?xún)r(jià)比，這基于它先進(jìn)的MAX架構。MAX7000系列提供了速度最快的可編程邏輯器件解決方案，它基于CMOS EEPROM工藝，傳播延遲最小為3.5ns。

　　2.CPLD實(shí)現接口電路

　　實(shí)時(shí)控制系統中，測控局域網(wǎng)利用CAN控制器實(shí)現微機間的數據傳輸。其基本的設計思想是：由于PC總線(xiàn)協(xié)議與 CAN控制器不一致，因而在它們中間設計了一個(gè)硬件電路作為接口來(lái)實(shí)現轉換。PC地址與數據總線(xiàn)是分離的，而CAN控制器數據與地址線(xiàn)通過(guò)分時(shí)復用來(lái)實(shí)現地址與數據分離，剛好與單片機一致。單片機技術(shù)雖然較成熟，但是，由于涉及單片機編程和開(kāi)發(fā)的周期較長(cháng)，且采用單片機系統需要較龐大的外圍電路，不利于研制系統應用于嵌入式系統中。因此，用可編程邏輯器件設計接口電路，可以有效解決這些問(wèn)題。

　　本系統采用“主-從”式點(diǎn)對點(diǎn)通信。系統硬件由兩臺PC104主機和兩塊CAN總線(xiàn)通信模塊組成，如圖1所示。主機采用CPU主頻為300MHz的奔騰處理器;CAN總線(xiàn)控制器位SJA1000T;一帶屏蔽的雙絞線(xiàn)作為系統總線(xiàn);通信波特率可用軟件設置為 1Mbps;為了提高通信的可靠性，用CAN控制器的報文篩選器對報文進(jìn)行篩選，來(lái)對由于干擾而產(chǎn)生的錯誤報文進(jìn)行濾波。

　　圖1 系統硬件組成

　　本系統主要是利用主機PC(PC104)采集多個(gè)下位機從被控對象得到的數據，并進(jìn)行實(shí)時(shí)控制和綜合調度,其原理框圖如圖2所示。

　　圖2 原理框圖

　　其中CPLD完成從CAN控制器到PC總線(xiàn)的數據轉換。CAN控制器負責從總線(xiàn)上采集數據?？偩€(xiàn)驅動(dòng)部分由89C250完成總線(xiàn)驅動(dòng);光電隔離器完成CAN控制器與傳輸電纜的信號隔離，防止電纜上的非規則信號對CAN控制器產(chǎn)生干擾。

　　3.MAX+PLUSⅡ程序設計

　　Altera公司的MAX+PLUS Ⅱ是一個(gè)高效實(shí)用的工具。直接采用原理圖輸入方式，進(jìn)行編譯后寫(xiě)入器件中;同時(shí)可在線(xiàn)更改寫(xiě)入內容，修改和調試簡(jiǎn)單易行。利用MAX+PLUS Ⅱ可以對輸入輸出關(guān)系進(jìn)行在線(xiàn)調試和仿真，開(kāi)發(fā)和調試周期短而高效。MAX+PLUSⅡ的軟件設計的流程包括設計輸入、功能仿真、編譯、后仿真、編程驗證幾個(gè)部分。

　　本文所論述的系統已經(jīng)實(shí)現并進(jìn)行通信測試，在最高通信速度、通信距離、熱冗余和冷冗余實(shí)驗等測試中都取得了良好的表現。這里僅論述邏輯設計輸入和功能仿真。

　　CPLD主要用于實(shí)現PC接口板的地址選擇比較器和CAN控制器到PC總線(xiàn)的數據轉換，其設計輸入如圖3所示。

　　圖3 設計輸入

　　其中compare完成選址功能，MUX2×8完成總線(xiàn)轉換。

　　4.仿真實(shí)驗

　　為簡(jiǎn)明起見(jiàn)，這里僅給出核心的部分時(shí)序仿真圖形，如圖4所示。

　　圖4 核心的部分時(shí)序仿真圖形

　　由仿真波形可知，在PC總線(xiàn)的讀寫(xiě)操作進(jìn)行時(shí)，地址和數據很好的實(shí)現了轉換，讀寫(xiě)的周期完整，觸發(fā)迅速，保證轉換的準確和迅速，滿(mǎn)足了設計的要求。

　　5.結論

　　可編程邏輯器件的應用已經(jīng)成為現代電子電路設計中的高效方式，它可以實(shí)現高效率、可靠的設計，也可以進(jìn)一步提高電路的集成度;使用它設計的CAN通信卡可以作為通信接口而滿(mǎn)足嵌入式系統的要求。同時(shí)，基于PC104系統的CAN通信的通信效率較高，具有較強的實(shí)時(shí)性，可以滿(mǎn)足工業(yè)現場(chǎng)高速通信的需要，也可為復雜控制系統實(shí)現實(shí)時(shí)控制提供強有力的工具。