基于Xilinx Virtex-6的高速DMA讀寫(xiě)設計

2.3 PCI Express中斷控制

當DMA寫(xiě)結束，即dma_wr_done或dma_rd_done其中之一有效時(shí)，用戶(hù)應該通過(guò)配置接口cfg_interrupt和cfg_interrupt_assert來(lái)提交中斷，當核接收到有效中斷時(shí)將cfg_interrupt_rdy置為有效，表示中斷請求被接受。PC通過(guò)讀DMA中斷寄存器從而認領(lǐng)中斷事務(wù)，響應處理中斷后清除中斷。用ChipScope捕獲的DMA讀寫(xiě)完成中斷時(shí)序，如圖4所示。

3 系統性能測試

系統性能測試結果如表1所示。存儲器讀寫(xiě)DMA數據有效帶寬測試為DMA啟動(dòng)到最后一個(gè)存儲器寫(xiě)TLP或最后一個(gè)存儲器讀完成包，測試數據總量為8 GB。

測試平臺：Xilinx ML605開(kāi)發(fā)板(Virtex-6 FPGA);Windows7 64位操作系統，Windriver驅動(dòng);PCIExpress鏈路寬度：X8，PCI Express Core版本：V2.5;MaxPayload Size：128 Bytes;Max Read Request Size：512 Byte;Root Complex Read Completion Boundary：64 Byte。

4 結束語(yǔ)

研究了基于Xilinx PCI Express Core的高速DMA讀寫(xiě)設計，適用于現代雷達系統和高速數據采集系統的要求，并具有良好的移植和擴展性。文中給出了DMA設計框圖，并對系統各部分進(jìn)行了分析。系統設計中主要研究了PCI Express Master DMA讀寫(xiě)設計及中斷控制，并給出了DMA讀寫(xiě)和中斷控制的采樣時(shí)序，通過(guò)系統性能測試數據，可以看出本文所設計的基于Xilinx PCI Express Core的高速DMA讀寫(xiě)可以滿(mǎn)足高速信號處理的要求。