用于MF-TDMA衛星通信系統的數據采集卡設計

1 引言

目前，MF-TDMA多址方式被廣泛地應用于衛星通信體制中，主要用來(lái)承載IP通信的業(yè)務(wù)。在MF-TDMA衛星通信系統中，下變頻后的中頻模擬信號的數字化采集是對其進(jìn)行后端數字信號處理的基礎。目前，大部分數據采集傳輸多采取基于PCI總線(xiàn)協(xié)議的高速數據傳輸方式，而基于母板加背板的系統，其模塊化程度、靈活性更高。例如，采用一塊用作數據處理的母板加一塊數據采集的AD板和一塊DA變換的DA板，就可以構成一套完整的TDMA衛星信號還原系統。

PCI Mezzanine Card(PMC)標準基于PCI協(xié)議。PMC背板的物理接口由4個(gè)64管腳的接插件組成，分別是PN1，PN2，PN3和PN4。采用PMC背板，是獲得高速數據傳輸和擴展母板系統功能的一種良好方案。筆者設計了一種PMC背板標準的數據采集卡，該采集卡增加了數字下變頻(DDC)模塊對數據進(jìn)行預處理，擴展了系統功能。

2 數據采集卡硬件結構

該采集卡采用的母板基于A(yíng)DSP-TS201DSP芯片，并行信號處理板上有4片TS201，有2個(gè)PMC背板接口，用來(lái)完成MF-TDMA中頻模擬信號的A／D變換、數字下變頻(DDC)和數據的高速采集工作。系統硬件結構如圖1所示。

先對中頻模擬信號進(jìn)行A／D變換后，數字信號分兩路傳輸：一路經(jīng)專(zhuān)用的DDC芯片進(jìn)行數字下變頻處理，調整信號的頻率和速率；一路直接送入FPGA，利用FP-GA的IP核設計DDC模塊，對其進(jìn)行下變頻。這樣，可根據需要靈活選擇數字下變頻模塊。本系統使用專(zhuān)用的DDC芯片實(shí)現數字下變頻，得到的基帶信號送入FPGA中。這時(shí)，為數據輸出也設計了兩條通路。一條通路是將FPGA作為局部總線(xiàn)處理器與PCI-IO接口芯片進(jìn)行通信，控制接口芯片實(shí)現局部總線(xiàn)和PCI總線(xiàn)的協(xié)議轉換，由PMC背板上PN1～PN3口定義的PCI總線(xiàn)接口將數據傳輸至主機或數據處理母板。另一條通路是利用PMC的PN4口自定義一個(gè)高速接口，通過(guò)FPGA的控制，將數據送至數據處理母板。其中，FPGA和PCI-IO接口芯片是整個(gè)系統的核心，最重要的數據傳輸及控制都由其協(xié)同工作完成。主要芯片有：

1) A／D芯片選用AD公司的AD6645芯片，14 bit量化輸出，采樣率105 MS／s，SFDR 100 dB，采樣時(shí)鐘80 MHz。

2) DDC芯片選用TI公司的GC4016芯片，提供4個(gè)獨立的下變頻通道，每個(gè)通道有I和Q兩路輸出，可配置數字下變頻的各種參數，如載頻、相位、濾波器系數、重采樣濾波系數、抽取因子、輸出模式等。每個(gè)控制寄存器都有一個(gè)唯一的5 bit地址，寄存器位寬為8 bit。

3) FPGA芯片選用ALTERA公司的高性能芯片EP2S60F484C5。

4) PCI-IO接口芯片選用PLX公司的PCI9656芯片，可完成64 bit／66 MHz PCI總線(xiàn)和32 bit／66 MHz用戶(hù)局端總線(xiàn)的協(xié)議轉換，是比較先進(jìn)的PCI接口芯片。

3 系統軟件結構

系統的總體軟件結構如圖2所示。

系統運行時(shí)，由主機應用程序發(fā)送消息給設備PCI驅動(dòng)程序，驅動(dòng)程序接收到消息后翻譯成PCI總線(xiàn)上的I／O操作信息，再經(jīng)過(guò)PCI9656的總線(xiàn)協(xié)議轉換，通過(guò)局部總線(xiàn)將此消息傳遞給FPGA，最終由接口控制邏輯進(jìn)行相應的處理。

1) FPGA接口控制邏輯設計

FPGA的接口控制邏輯主要完成以下工作：對PCI總線(xiàn)上發(fā)送的控制命令進(jìn)行譯碼、采集并簡(jiǎn)單處理DDC輸出的基帶數據、緩存數據、通過(guò)PCI總線(xiàn)或用戶(hù)自定義接口傳輸基帶數據等。圖3是接口控制邏輯的原理框圖。

首先，基帶數據采集模塊按照基帶數據的輸出時(shí)序將有效數據采集下來(lái)，再將數據送人兩個(gè)通道進(jìn)行傳輸：用戶(hù)自定義接口和PCI接口。例如使用PCI接口傳輸數據，當數據寫(xiě)入PCI接口FIFO至半滿(mǎn)時(shí)，發(fā)起一次局部端中斷，并被映射為PCI端中斷，響應中斷后在中斷服務(wù)程序中啟動(dòng)一次PCI9656的DMA讀操作，將FIFO中的數據讀出，傳至主機或數據處理母板。

局部總線(xiàn)接口模塊用于FPGA和PCI9656的局部總線(xiàn)時(shí)序連接，即實(shí)現從模式寫(xiě)操作和DMA讀操作的局部總線(xiàn)時(shí)序，按照PCI9656局部總線(xiàn)處理流程設計即可。

控制命令譯碼模塊用于將局部總線(xiàn)Space0地址存放的控制命令進(jìn)行譯碼輸出，再存儲在控制命令寄存器中，以控制系統的運作?？刂泼畎ǎ篎IFO的控制信號、PCI中斷使能、數據通路選擇信號等；DDC控制寄存器的片選信號、寫(xiě)使能、讀使能、地址和數據等?？刂泼畈捎肞CI9656的從模式單周期寫(xiě)操作進(jìn)行傳輸。

2) 設備PCI驅動(dòng)程序

基本功能是對設備進(jìn)行識別和初始化、對內存和I／O端口進(jìn)行操作、對中斷進(jìn)行設置、響應和調用等，來(lái)控制PCI總線(xiàn)上的數據操作。在本系統中，驅動(dòng)程序由PLX公司提供的軟件開(kāi)發(fā)包(SDK)產(chǎn)生，將該開(kāi)發(fā)包安裝在操作系統中，驅動(dòng)程序就可以直接應用。

3) 主機應用程序的開(kāi)發(fā)

主機應用程序完成的工作有：DDC控制寄存器的配置、數據采集與預處理的控制、中斷的控制、數據的采集、存盤(pán)等。主機應用程序是基于PLX SDK中提供的APIDLL，利用VC++6.0程序框架開(kāi)發(fā)的，該DLL文件名為PlxApi.dll。數據的采集、存盤(pán)是在一個(gè)獨立線(xiàn)程中完成的，具體的應用程序流程如圖4所示。

4 測試方案及結果

在采集卡中，大部分數據都是通過(guò)PCI接口傳輸的，而FPGA和PCI9656是PCI接口的核心，因此須對PCI9656局部總線(xiàn)時(shí)序進(jìn)行測試，保證PCI接口正常工作。在此基礎上，再對一個(gè)實(shí)際的MF-TDMA衛星信號進(jìn)行采集測試，檢測其總體性能。

1) FPGA邏輯控制時(shí)序的測試

應用PCI接口時(shí)，主要通過(guò)FPGA對PCI9656的局部總線(xiàn)進(jìn)行邏輯控制，進(jìn)而實(shí)現總線(xiàn)時(shí)序，以達到數據傳輸的目的。

由測試結果得知，在FPGA中正確地實(shí)現了PCI接口的局部總線(xiàn)時(shí)序，數據傳輸正常。

2) 信號采集實(shí)測

保證PCI接口正常工作之后，實(shí)際選取一個(gè)MF-TDMA中頻模擬信號進(jìn)行采集實(shí)測。該中頻信號中心頻率為70.3 MHz，帶寬為400 kHz?；緶y試參數如下：A／D采樣率為80 MS／s；DDC輸出時(shí)鐘頻率為80 MHz；DDC載波頻率：70 MHz；DDC輸出模式：?jiǎn)瓮ǖ?，通道A；DDC輸出基帶信號的符號速率為1.52 Mbaud。

測試時(shí)，將該中頻模擬信號送人數據采集卡，對DDC進(jìn)行如上的配置，然后開(kāi)始采集。將采集到的數字化中頻信號和基帶信號保存在文件Samplel.dat和Sam-ple2.dat中，用CoolEdit Pro軟件進(jìn)行回放，分析數據的波形、頻譜，檢驗采集結果。圖5是下變頻之后得到基帶信號頻譜，信噪比SNR=59 dB。由于噪聲的干擾，損失了3 dB的信噪比，信號能量集中在300 kHz的頻率上。測試結果證明，中心頻率為70.3 MHz的中頻信號經(jīng)過(guò)A／D變換、DDC，以及PCI接口的傳輸，準確采集到中心頻率為300 kHz的基帶信號。改變測試條件時(shí)，可以得到類(lèi)似的效果。

5 小結

本文介紹了一種應用于MF-TDMA衛星通信系統的數據采集卡，采用基于PCI總線(xiàn)協(xié)議的PMC背板標準構建，模塊化程度高、靈活性好。筆者對系統硬件架構、FPGA的控制邏輯、PCI接口的實(shí)現、系統的控制等關(guān)鍵技術(shù)進(jìn)行了分析和設計。在完成硬件和軟件設計的基礎上，用Agilent1682AD邏輯分析儀和實(shí)際的MF-TDMA衛星信號進(jìn)行測試驗證。結果表明，該系統可以穩定的工作，能夠準確地采集到MF-TDMA中頻信號。