Actel Libero IDE升級版為ProASIC Plus FPGA加速時(shí)序收斂和提升性能

此外，Actel的Libero v5.2 IDE連同強化了的Magma PALACE™ v1.1物理綜合軟件，能令使用ProASIC Plus FPGA的設計人員獲得平均20%的性能提升。Libero IDE的其它新特性包括增添了Actel的ChainBuilder軟件，可讓包含在菊花鏈路中的ProASIC Plus FPGA進(jìn)行編程或測試，以及在Libero IDE中支持用于A(yíng)ctel Designer物理設計工具套件的Linux Red Hat 7.1平臺。

Actel工具市務(wù)總監Saloni Howard-Sarin稱(chēng)：“鑒于FPGA設計的規模和復雜性不斷增長(cháng)，用戶(hù)通常在達致時(shí)序收斂方面面對艱巨的挑戰。使用Actel的Libero v5.2 IDE和Magma的PALACE v1.1物理綜合軟件，設計人員往往能快速簡(jiǎn)便地實(shí)現時(shí)序收斂，而無(wú)需扭曲和反復作業(yè)，因而能減少設計成本和縮短設計周期?！?/P>

Howard-Sarin續稱(chēng)：“延續我們?yōu)榭蛻?hù)提供業(yè)界最佳設計工具的承諾，Actel很高興能在Libero 環(huán)境內提供全新的ChainBuilder工具，協(xié)助設計人員針對原本非常麻煩和容易出錯的人手檢定程序，實(shí)施自動(dòng)化的簡(jiǎn)化操作。而且，通過(guò)Linux RedHat 7.1平臺的Actel Designer軟件，我們預期全球將有更多設計團體轉用Actel卓越的ProASIC Plus FPGA器件?！?/P>

Actel Libero IDE的升級特性

時(shí)序引擎Timer和時(shí)序驅動(dòng)布局布線(xiàn)之間更緊密的集成，能針對用戶(hù)的約束條件提供更高優(yōu)先權，并且增強設計人員對布局布線(xiàn)的控制，有利于聚集各項時(shí)序要求。此外，Actel布線(xiàn)算法的最新改進(jìn)也有助于提升ProASIC Plus器件的性能。而Magma的PALACE物理綜合軟件已進(jìn)行升級，可額外提升ProASIC Plus器件的性能達平均10%。與Actel的Libero IDE相結合，應用容易的PALACE工具可接受經(jīng)翻譯的網(wǎng)表，并可根據約束條件、設計細節和互連模型作出最佳的布局決策。

Magma Design Automation市務(wù)總監Behrooz Zahiri說(shuō)：“Actel的ProASIC Plus FPGA是尖端可編程邏輯設計的代表，包括在功能和性能兩方面。我們非常欣喜能為雙方的共同客戶(hù)提供物理綜合工具，以達致其復雜FPGA設計所需的性能和質(zhì)量要求。至今，Magma和Actel已成功促使設計人員在A(yíng)ctel的ProASIC Plus FPGA中使用PALACE時(shí)，獲得累計25至30%的性能提升?！?/P>

過(guò)去，開(kāi)發(fā)人員必須在鏈路內以人手檢驗器件及其指令?，F今，Libero和Designer工具套件包含Actel的ChainBuilder軟件，允許用戶(hù)從圖形用戶(hù)接口創(chuàng )建鏈接STAPL檔案。之后，通過(guò)Actel的FlashPro等編程器便可利用此檔案對FPGA菊花鏈、定制集成電路(IC)、微控制器及/或微處理器進(jìn)行編程或測試。此外，ChainBuilder能將特定的Actel FPGA從其它FPGA、Actel和非Actel器件隔離出來(lái)，并通過(guò)附著(zhù)在JTAG鏈條上的通用頭進(jìn)行獨立或并行編程。

在開(kāi)放資源日益增多的環(huán)境中，許多公司都采用Liniux操作系統。為了擴展其工具套件的平臺支持，Actel現支持Linux Red Hat 7.1平臺上的Designer軟件。Actel并計劃在未來(lái)一年陸續為其它Linux平臺提供支持。

為了提升其易用性和減少開(kāi)發(fā)時(shí)間，特別是對于那些不太熟悉Libero軟件的設計人員而言，Actel現已增添全新的項目經(jīng)理圖形交互流程窗口 (Project Manager Graphical Interactive Flow Window)，使得開(kāi)發(fā)流程更加直觀(guān)，并在整個(gè)設計過(guò)程中提供逐步的操作指引。