基于TMS320C6202的裝甲戰車(chē)智能圖像跟蹤系統硬件平臺設計

摘要：通過(guò)分析裝甲車(chē)車(chē)載國像跟蹤系統的任務(wù)和應用環(huán)境，設計了以數字信號處理器TMS320C6202為核心并結合PC104嵌入式計算機系統的雙處理器并行處理硬件平臺；詳細介紹了利用大規模FPGA芯片實(shí)現系統總線(xiàn)仲裁和邏輯控制的設計思想；并給出了體現系統智能化程度的DSP模塊的程序智能加載技術(shù)及其實(shí)現方法。經(jīng)實(shí)際系統測試表明，該硬件平臺能夠滿(mǎn)足圖像跟蹤系統對實(shí)時(shí)性、可擴展性、穩定性的要求，為裝甲戰車(chē)的數字化改造提供了可靠的保障。 關(guān)鍵詞：圖像跟蹤 數字信號處理器 FPGA 總線(xiàn)仲裁 程序智能加載技術(shù) 電視觀(guān)測跟蹤系統以其分辨率高、圖像可見(jiàn)、抗干擾性強、成本低等優(yōu)點(diǎn)，在武器系統中獲得廣泛的應用。但是由于關(guān)鍵的技術(shù)難點(diǎn)沒(méi)有突破，導致其應用比較單一，主要是在一些簡(jiǎn)單背景的跟蹤環(huán)境下使用，如海面、天空等。而且一般都是艦載或機載，很少裝備在裝甲戰車(chē)上。這主要是由于以下幾個(gè)原因： %26;#183;裝甲車(chē)的工作環(huán)境比較惡劣，對系統的穩定性和抗干擾能力要求很高；圖1%26;#183;車(chē)載圖像跟蹤系統的目標多樣化，即要能跟蹤地面目標，又要能跟蹤空中目標； %26;#183;裝甲車(chē)的作戰環(huán)境多樣化，包括叢林、沙漠、山區等。 結合圖像跟蹤系統的發(fā)展趨勢，針對國內外圍圖像跟蹤系統的差距和車(chē)載系統的特點(diǎn)，在分析裝甲車(chē)車(chē)載圖像跟蹤系統的任務(wù)和應用環(huán)境的基礎上，設計了以TMS320C6202數字信號處理器為核心并結合PC104嵌入式計算機系統的雙處理器并行處理硬件平臺。經(jīng)實(shí)際系統測試表明，該硬件平臺能滿(mǎn)足圖像跟蹤系統對實(shí)時(shí)性、可擴展性、穩定性的要求，為裝甲戰車(chē)的數字化改造提供了可靠的保障。1 系統功能分析 本文設計的智能車(chē)載圖像跟蹤系統以DSP作為核心處理器，系統構成如圖1所示。它首先利用欠采樣技術(shù)進(jìn)行全視場(chǎng)搜索以發(fā)現目標或人為指定目標，系統接收到跟蹤指令和目標某一點(diǎn)的坐標參數（x0,y0）后，自適應地在目標指定位置附近開(kāi)處理窗；然后利用給出的各種算法對處理窗內的圖像數據進(jìn)行處理，計算出目標準確地位置參數。在后續幀的處理中，處理窗的位置由上一幀求得的目標位置確定，逐幀處理就可以完成對目標的跟蹤任務(wù)。這樣，系統既能快速進(jìn)行全視場(chǎng)的搜索，又能減小計算量，提高速度。 為實(shí)現上述基本功能，可將系統功能劃分為幾個(gè)基本功能模塊，如圖2所示。圖3（1） 視頻處理模/數轉換模塊（F1）。它包括視頻信號的預處理、A/D轉換，即把輸入的信號轉換成系統能夠處理的數字圖像數據。 （2） 數據存儲模塊（F2）。將A/D轉換出來(lái)的數字圖像數據按照一定的組織形式放在確定的存儲區域。 （3） 數據圖像處理模塊（F3）。運用相關(guān)的數字圖像處理算法實(shí)現目標的識別與跟蹤，該模塊是圖像跟蹤系統的核心。 （4） 主機模塊（F4）。PC104嵌入式計算機在系統中的作用是負責協(xié)調各個(gè)模塊的工作：顯示圖像及跟蹤結果、執行DSP程序加載控制。 （5） 外圍接口模塊（F5）。與系統其它設備進(jìn)行通信，包括接收用戶(hù)輸入、伺服機構控制等。2 系統硬件設計 下面詳細介紹系統硬件的總體方案及關(guān)鍵部分的設計。 這里提出了一個(gè)以TI公司的TMS320C6202高速DSP為核心并配以嵌入式PC104計算機系統的雙CPU主從式實(shí)時(shí)跟蹤系統，其硬件結構如圖3所示。 結合圖2和圖3可以看出：功能模塊F1由硬件單地FS1完成；功能模塊F2由硬件單元FS2完成；功能模塊F3由硬件單元FS3完成；功能模塊F4由硬件單元FS4和FS5完成；功能模塊F5由硬件單元FS5完成；硬件單元FS6完成系統的總線(xiàn)仲裁和邏輯控制功能。 視頻A/D轉換芯片選取的是PHLIPS公司的SAA7111A，這是一款增強型的視頻輸入片器，包含兩個(gè)通道的模塊預處理電路。系統的總線(xiàn)仲裁和邏輯控制電路采用Xilinx公司的大規模FPGA—XCV50E實(shí)現。通過(guò)一片大容量的FPGA實(shí)現對所有器件如輸入緩沖FIFO、SRAM、DSP、FLASH編程、PCI接口電路等的邏輯控制。利用FPGA芯片的在系統內可編程（ISP）性能，可以使系統硬件的調試變得非常方便。2．2 總線(xiàn)仲裁與邏輯控制設計 以DSP+PLD方式設計的電子系統充分發(fā)揮了DSP在數字信號處理方面的優(yōu)勢和可編程器件在控制邏輯方面的靈活性。 2．2．1 系統總線(xiàn)仲裁方案 系統中的數據交換是由總線(xiàn)來(lái)實(shí)現的，因此總線(xiàn)的管理是一個(gè)極為重要的問(wèn)題。只有恰當地把總線(xiàn)分配給相應的總線(xiàn)使用設備，系統才能穩定高效地工作。特別是在一條總線(xiàn)上掛接多個(gè)設備，并且它們都需要占用總線(xiàn)（即它們都能成為這條總線(xiàn)的主設備）的時(shí)候，就產(chǎn)生了總線(xiàn)的競爭問(wèn)題。這時(shí)候可以通過(guò)總線(xiàn)仲裁來(lái)解決總線(xiàn)的競爭問(wèn)題。通過(guò)總線(xiàn)仲裁，可以實(shí)現多個(gè)設備以分時(shí)共享的方式占用一條總線(xiàn)。在總線(xiàn)的仲裁方案中，常常會(huì )指定一個(gè)總線(xiàn)的缺省占有設備?？偩€(xiàn)的缺省占有設備是指缺省狀態(tài)的總線(xiàn)占用者，其它設備需要使用總線(xiàn)的時(shí)候，可以通過(guò)總線(xiàn)仲裁器向該設備申請總線(xiàn)的使用權，使用完以后再把總線(xiàn)釋放出來(lái)。 圖4是TMS320C6202的EMIF總線(xiàn)掛接的外設的示意圖。從圖中可以看出，EMIF接口總線(xiàn)上掛接了以下幾個(gè)設備：DSP、SRAM、FLASH、邏輯控制電路，其中DSP和邏輯控制電路可以成為EMIF接口總線(xiàn)的主設備。DSP復位后，默認的狀態(tài)是總線(xiàn)的從設備，當它需要成為總線(xiàn)的主設備的時(shí)候，就得向外部總線(xiàn)仲裁器（FPGA）申請總線(xiàn)。主計算機需要讀取圖像數據時(shí)，先給FPGA發(fā)送請求，然后FPGA收回EMIF的部線(xiàn)控制權，PCI9054通過(guò)FPGA讀取SRAM中的圖像數據。圖5是系統進(jìn)入 正常跟蹤狀態(tài)時(shí)EMIF總線(xiàn)的占用時(shí)序圖。每一場(chǎng)圖像處理的時(shí)序相同，其中： %26;#183;FPGA從FIFO中讀取圖像數據，并存儲在SRAM中的時(shí)序為：周期T1=4.2ms，總線(xiàn)占用時(shí)間T2=0.3ms； %26;#183;DSP讀取處理窗中的圖像數據的時(shí)序為：距離下一場(chǎng)圖像開(kāi)始時(shí)間T3=7.95ms，總線(xiàn)占用時(shí)間T4=0.16ms； %26;#183;主機讀取圖像數據的時(shí)序為：周期T5=20ms，總線(xiàn)占用時(shí)間T6=2.3ms。 TMS320C6202的擴展總線(xiàn)上掛接的設備除了DSP外，還有PCI9054和邏輯控制電路。TMS320C6202的擴展總線(xiàn)的連接情況請參照圖6。TMS320C6202內部的擴展總線(xiàn)仲裁器被禁用。擴展總線(xiàn)的缺省占用設備是邏輯控制電路。PIC9054要占用擴展總線(xiàn)就必須向邏輯控制電路申請總線(xiàn)占用權。 2．2．2 系統邏輯控制設計 FPGA在系統啟動(dòng)時(shí)根據主機發(fā)送的命令對系統進(jìn)行自檢，其中有對A/D轉換器、FIFO等器件的復位操作；在系統進(jìn)入正常工作狀態(tài)時(shí)，它還需要控制FLASH和SRAM的讀寫(xiě)，并且通過(guò)設置寄存器，讓DSP和主機了解FIFO、SRAM、FLASH所處的狀態(tài)，并使FPGA按要求將每幀圖像數據存放在SRAM內的指定位置。當FIFO處于半滿(mǎn)狀態(tài)時(shí)，控制邏輯電路收回EMIF接口總線(xiàn)的占用權。獲得總線(xiàn)占用權后，開(kāi)始讀取FIFO中的數據，直到FIFO被讀空以后才釋放EMIF總線(xiàn)。在系統中，FIFO中的圖像數據是按8位存儲的，SRAM中的圖像數據是按32位來(lái)組織的，所以控制邏輯電路要把從FIFO中讀出的8位圖像數據裝配成32位數據后再寫(xiě)到SRAM中。 2．3 DSP程序智能加載設計 TMS320C6202有兩種存儲器映射方式：MAP0和MAP2。通過(guò)擴展總線(xiàn)的XD[4：0]利用上拉/下拉電阻進(jìn)行復位時(shí)的芯片啟動(dòng)模式設置。系統中將存儲器映射方式設置為1，即地址0處的存儲器在內部，芯片自加載方式為8bit ROM方式。圖7給出的是系統中設計的以一片FLASH（AT49LV8192）作為程序存儲器與DSP的連接圖。AT49LV8192的存儲空間為1Mbyte。 由于FPGA和DSP對FLASH的操作共享，因此要實(shí)現對FLASH的編程操作必須要通過(guò)這兩個(gè)設備。如果采用DSP采用編程，則需要先給DSP加載一個(gè)燒寫(xiě)FLASH的程序，并且需要將燒寫(xiě)的程序存儲在數據區內，這種方法復雜而且不容易實(shí)現。本系統采用的方法是：由主機通過(guò)FPGA對FLASH進(jìn)行編程。首先主機通知FPGA將要進(jìn)行編程，由FPGA收回EMIF總線(xiàn)，并告知主機；接收主機將編程數據寫(xiě)給FPGA，并由它負責對FLASH執行寫(xiě)操作。 在系統的運行過(guò)程中，系統可以根據作戰環(huán)境不同以及操作指令的不同，自適應地對DSP加載不同的程序，從而實(shí)現DSP程序動(dòng)態(tài)加載設計，并增加系統的靈活性和智能化程序。其工作流程如圖8所示。 即系統在啟動(dòng)的時(shí)候，由主控計算機對當前所處環(huán)境的圖像進(jìn)行特征提取，并加以分析、判斷，根據判斷結果從主控計算機的DSP程序算法庫中選出適合當前環(huán)境特點(diǎn)的算法程序，來(lái)給圖像處理板上的FLASH芯片進(jìn)行編程，編程完畢后啟動(dòng)DSP的BOOTLOADER，將FLASH中的程序加載進(jìn)來(lái)。這樣就實(shí)現了DSP程序的自適應加載功能。2．4 視頻數據流分析 車(chē)載跟蹤系統的視頻數據處理流程如圖9所示。由該圖可以分析出現視頻數據的轉移流程： （1） 模擬視頻信號從攝像機進(jìn)入視頻接口模塊，由視頻接口電路采集、處理原始視頻信號，得到統一的數字視頻數據和視頻同步信號。 （2） 數字視頻數據從視頻接口模塊進(jìn)入輸入緩沖FIFO，當FIFO到達半滿(mǎn)狀態(tài)時(shí)，由邏輯控制電路發(fā)出讀取FIFO數據的請求。邏輯控制電路收回EMIF接口總線(xiàn)的占用權后，由邏輯控制電路讀取FIFO中的數據，寫(xiě)入到SRAM中。在這個(gè)過(guò)程中，邏輯控制電路還要把四個(gè)8位的圖像數據裝配成32位的圖像數據。 （3） 當邏輯控制電路向SRAM寫(xiě)完一幀圖像數據時(shí)，首先判斷DSP程序是否啟動(dòng)，如果未啟動(dòng)，則給PCI9054發(fā)出中斷，請求PC104計算機處理圖像數據；；否則，向DSP發(fā)出圖像存放完成的中斷，請求DSP處理圖像數據。 （4） DSP開(kāi)始從SRAM中讀取數據，然后進(jìn)行處理，并將處理結果通過(guò)擴展總線(xiàn)經(jīng)由邏輯控制電路和PIC9054送到PC機。 （5） PCI接口電路通過(guò)邏輯控制電路讀取SRAM中裝配好的視頻數據，并由它送往PC機，并結合DSP的處理結果，顯示處理后的視頻圖像和運動(dòng)目標的一些特征數據。 3 硬件平臺調試及性能測試 以TMS320C6202為核心器件設計的數字圖像跟蹤系統充分發(fā)揮了DSP的強大運算能力和接口能力，在采用相應的跟蹤算法時(shí)，可在≤8ms的時(shí)間內給出目標參數?，F以最費時(shí)的模板圖像匹配算法對系統運行時(shí)間進(jìn)行估計。設匹配模板為16%26;#215;16，匹配搜索范圍為48%26;#215;48，逐點(diǎn)匹配，以MAD準則為匹配準則，每個(gè)像素點(diǎn)的計算需要四條DSP指令，指令周期為4ns。則系統運行結果為： 每次匹配運算的像素個(gè)數為：16%26;#215;16； 搜索區內匹配次數為：（48-16）%26;#215;（48-16）=32%26;#215;32； 總匹配運算時(shí)間為：16%26;#215;16%26;#215;32%26;#215;32%26;#215;4%26;#215;4ns≈4.19ms。 可以看出，系統的運算能力滿(mǎn)足系統處理圖像數據的需求。 整個(gè)系統的調試工作可以分為硬件調試、軟件調試、軟硬件硬調三個(gè)部分。硬件系統的調試從總體上看可分為兩個(gè)部分：硬件系統的基本測試和各個(gè)功能模塊的調試。圖10給出的是硬件系統的調試平臺。 在調試過(guò)程中，硬件系統的功能調試可劃分為以下幾個(gè)部分：視頻接口、輸入緩沖FIFO的讀寫(xiě)操行、DSP程序存儲器FLASH的讀寫(xiě)操作、圖像幀存儲器的讀寫(xiě)操作、DSP與PCI9054的HPI接口、主計算機和PCI9054的讀寫(xiě)操作等調試。通過(guò)編寫(xiě)相關(guān)的調試程序可驗證硬件電路的正確性。 基于DSP的智能圖像跟蹤系統在繼承成熟技術(shù)的基礎上，運用先進(jìn)的圖像處理和模式識別技術(shù)，采用高速DSP處理器、雙CPU并行處理的模式，確保了系統運行可靠、跟蹤精度高，具有很好的抗干擾、抗復雜背景的能力。將圖像跟蹤系統應用在裝甲戰車(chē)上，使其和戰車(chē)指揮系統整合為一個(gè)完整的數字式系統，將是裝甲戰車(chē)發(fā)展一個(gè)必然趨勢?？梢灶A見(jiàn)，此系統的研制成功及在裝甲車(chē)輛上的廣泛應用，將大大推動(dòng)裝甲車(chē)輛的技術(shù)進(jìn)步。