基于A(yíng)DSP-TS101S的自適應動(dòng)目標顯示系統設計

摘要：簡(jiǎn)述了雷達數字信號處理系統中自適應動(dòng)目標顯示的實(shí)現原理，詳細討論了采用新一代高性能DSP芯片ADSP-TS101S設計自適應動(dòng)目標顯示系統的方法，并給出了相應的硬件框圖和軟件流程圖。該系統具有通用化、模塊化的特點(diǎn)，其性能指標達到設計要求。關(guān)鍵詞：ADSP-TS101S 雷達數字信號處理 自適應動(dòng)目標顯示 現場(chǎng)雷達數字信號處理具有海量運算的需要，并且在許多場(chǎng)合標對信號進(jìn)行實(shí)時(shí)處理，這對信號處理系統的性能提出了非常高的要求。動(dòng)目標顯示（MTI）是雷達信號處理系統中的一個(gè)非常重要的組成部分，它對采用的DSP芯片的性能要求極高。在以往的設計中，大多采用AD公司的ADSP2106X或ADSP2116X，而這兩類(lèi)DSP芯片又難以滿(mǎn)足整機對MTI系統越來(lái)越高的要求。本文采用美國AD公司推出的新一代超高性能、靜態(tài)超標量體系結構的通用DSP芯片ADSP-TS101S來(lái)設計自適應動(dòng)目標顯示（AMTI）系統，性能指標滿(mǎn)足了雷達信號處理的要求。圖11 ADSP-TS101S的性能特點(diǎn) ADSP-TS101S具有極高的處理能力，它采用靜態(tài)超標量結構，既有超標量處理器所具備的大容量指令緩沖池和指令跳轉預測功能，又可以在程序執行前就對指令級進(jìn)行并行操作并用編譯器預測出來(lái)。ADSP-TS101S的主要性能指標如下： （1） 指令周期為4ns(主頻250MHz)，運算能力達到250MIPS； （2） DSP每周期能執行4條指令，具有24個(gè)16bit定點(diǎn)運算和6個(gè)浮點(diǎn)運算的能力，能提供1500MIPS或6.0GOPS的性能； （3） 每周期可實(shí)現8%26;#215;16bit乘與40bit累加或者2%26;#215;16bit乘與80bit累加； （4） 支持32bitIEEE浮點(diǎn)數據和8bit/16bit/32bit/64bit定噗數據格式。 與前一代SHARC產(chǎn)品AD-SP2116X相比，在同樣是雙計算單元的情況下，ADSP-TS101S峰值運算能力可達每秒20億次40位乘法累加或5億次80位乘法累加運算。采用32位算法完成1024點(diǎn)基2復數FFT運算僅需要39.94μs，橫向濾波器中的單個(gè)乘法累加運算為2.2ns。這比ADSP-21160的處理速度快了近2.5倍。由上述分析可知，ADSP-TS101S可以滿(mǎn)足高速實(shí)時(shí)數字信號處理的要求。2 系統構成及硬件設計 2．1 系統構成 自適應信號處理系統由地雜波通道（GCFC）、動(dòng)雜波通道（MCFC）和正常通道（NRC）三部分組成，原理框圖如圖1所示。 針對不同的雜波環(huán)境，應選擇不同的通道。當無(wú)雜波時(shí)，目標在正常通道檢測，采用慢門(mén)限恒虛警（CFAR）處理以減少損失；當在地雜波環(huán)境時(shí)，正常雷達通道采用雜波圖設置門(mén)限，實(shí)現超雜波檢測，主要檢測低速度運動(dòng)目標，大部分情況下，地雜波濾波器動(dòng)目標信號最強，是地雜波環(huán)境下的主要檢測通道；當在動(dòng)雜波環(huán)境時(shí)，動(dòng)雜波濾波器通過(guò)速度估值器修改濾波器權系統，移動(dòng)濾波器口對準雜波多卜勒頻率中心，濾除動(dòng)雜波，完成目標檢測。動(dòng)雜波疊加在地雜波上時(shí)，主要通過(guò)動(dòng)雜波濾波器通道檢測目標信號。 2．2 硬件構成 ADSP-TS101S提供了強大的多處理器并行處理能力，允許某一處理器直接訪(fǎng)問(wèn)其它處理器的內部雙口靜態(tài)隨機存取存儲器（SRAM），并且這種訪(fǎng)問(wèn)一般不影響被訪(fǎng)問(wèn)處理器的工作。在此系統設計中，采用四片ADSP-TS101S組成TeshSP(網(wǎng)絡(luò ))結構并行處理系統，各個(gè)處理器通過(guò)鏈路口實(shí)現信息交換，數據流輸入和輸出通過(guò)外部總線(xiàn)接口實(shí)現。其系統結構框圖如圖2所示。 其中，ADSP-1負責正常通道的檢測，包括求模/取對數、幅度雜波圖、脈沖重復頻率（PRF）鑒別、雜波圖對消、CFAR及系統噪聲估值等單元。ADSP-3負責地雜波通道的檢測，ADSP-4負責動(dòng)雜波通道檢測及輸出目標合成，ADSP-2則負責系統自舉、將送進(jìn)來(lái)的正交數字信號進(jìn)行數字脈沖壓縮及送出脈沖壓縮后的信號。在實(shí)際應用中，為了增加可靠性，系統采用八片DSP分成兩組，一組為主處理模塊，一組為從處理模塊，從處理模塊作為主處理模塊的鏡像。當主處理模塊發(fā)生故障時(shí)，整個(gè)系統仍能正常工作。最后可得能家長(cháng)運算板單板運算速度為每秒160億次40位乘法累加或40億次80位乘法累加運算，可滿(mǎn)足常規地面雷達信號處理需求。 3 軟件設計 3．1 主程序設計 主程序完成DSP的初始化并對接收到的數據進(jìn)行相應處理。初始化包括對I/O、Link口及寄存器等的初始化。ADSP-1、ADSP-2、ADSP-3、ADSP-4每一個(gè)都有自己的單獨主程序?，F以ADSP-1為例給出設計流程圖，如圖3所示。3．2 中斷服務(wù)程序 中斷服務(wù)程序主要處理各DSP之間鏈路口接收或發(fā)送數據，實(shí)現DSP之間的相互通訊。對ADSP-1而言，其中斷程序主要啟動(dòng)LINK0，接收ADSP-2脈沖壓縮后的輸出和控制參數；啟動(dòng)LINK3，傳送ADSP-1自檢數據、NRC數據及控制參數，如圖4所示。 基于A(yíng)DSP-TS101S的AMTI處理系統，所需外圍器件少，電路設計簡(jiǎn)單，系統可靠性高，研制周期短，具有很強的擴展性和通用性。經(jīng)過(guò)整機測試，在天線(xiàn)掃描一圈的時(shí)間（10秒）內，該處理系統可完成10000點(diǎn)的點(diǎn)跡處理，地雜波改善因子大于60dB，動(dòng)態(tài)波改善因子大于28dB,性能指標達到設計要求。隨著(zhù)芯片技術(shù)的進(jìn)一步發(fā)展，將來(lái)有望能在單片DSP中實(shí)現整個(gè)AMTI。