通用DSP的RISC核心開(kāi)發(fā)單處理器VoIP

　　開(kāi)發(fā)高效率VoIP程式碼不僅只是將現有的DSP演算法重新建置在RISC核心。由于DSP功能原本就極為依賴(lài)處理器，并且須用組譯語(yǔ)言撰寫(xiě)，才能充份發(fā)揮硬體功能。因此，除了採用ARM9E系列DSP延伸技術(shù)外，VoIP函式皆以人工撰寫(xiě)，以徹底發(fā)揮底層ARM9E系列處理器的資源，打造出僅需17MHz的頻寬即可建置G.729AB codec的優(yōu)異系統，同時(shí)，G.168/16ms線(xiàn)路迴音消除則僅需15MHz的頻寬。

　　目前在專(zhuān)屬的DSP處理器上建置語(yǔ)音處理演算法的技術(shù)已變得更為簡(jiǎn)便，因為現今的DSP硬體通常擁有足夠的爆發(fā)管線(xiàn)處理功能，能夠克服一定程度的軟體低效率問(wèn)題。由于DSP透過(guò)單一指令同步執行多組作業(yè)，因此軟體設計師在處理迴圈的序列及時(shí)序，或是考量載入資料數量上不需花費太多心思。相較之下，在DSP優(yōu)化的RISC處理器上建置各種VoIP函式，必須徹底掌握關(guān)鍵的硬體相關(guān)議題，如：資料流、迴圈時(shí)序、跨迴圈排序以及資料載入的效率等。

　　ARM9E 系列較獨特的優(yōu)點(diǎn)為其32x16 MAC能夠處理暫存器中的32位元資料以及兩組獨立的16位元運算元。除了為許多包含傳統16位元運算法的DSP函式運算提供相容的環(huán)境外，32x16 MAC架構亦提供最佳化的資料載入效率，能有效利用處理器的暫存器。相較于其它32位元的RISC架構，軟體能運用ARM9E系列元件中的32x16 MAC，協(xié)助整體資料載入效率提高4倍。

　　RISC建置方案中所需的程式記憶體數量雖然高于傳統的DSP，但是單處理器型的ARM9E系列元件所打造的VoIP設計方案卻不需要使用大量的晶片內部記憶體支援各項DSP功能。研發(fā)業(yè)者可運用低成本的記憶體資源，大幅降低單核心ARM926EJ-S處理器建置方案的整體記憶體與功率成本，這些資源包括晶片外部的SRAM搭配較小的晶片內部快取等。舉例而言，參考設計方案中的8K位元組指令與資料快取就能為兩組標準型VoIP通路提供充裕的處理頻寬。