基于C6000系列DSP的MPEG-4編碼器實(shí)現

　　MPEG-4是一種開(kāi)放性標準,其中許多部分都沒(méi)有規定,可以加入一些新的算法,因此采用通用DSP能夠隨時(shí)更新算法、優(yōu)化算法、使得編碼效率更高。由于MPEG-4編碼算法復雜,需要存儲的數據量大,無(wú)論是存儲空間分配、數據傳輸還是運算速度對DSP來(lái)說(shuō)都是挑戰。本文介紹了基于C6000系列DSP的MPEG-4視頻編碼卡的軟硬件實(shí)現。利用DSP的VLIW和流水線(xiàn)結構設計程序可以使MPEG-4編碼效率大大提高。

　　1 DSP特性介紹

　　由于算法的復雜性及數據量的日益增大,單靠串行結構的處理器完成數據處理工作已經(jīng)越來(lái)越不可行,因此出現了并行結構的CPU以完成這一新的任務(wù)?，F今最著(zhù)名的兩種并行體系結構是超長(cháng)指令字VLIW(Very Long Instruction Word)結構和超標量體系結構。由于超標量體系結構CPU硬件極其復雜,指令動(dòng)態(tài)調度將導致時(shí)間的不確定性,所以DSP很少使用這種結構。而一般使用超長(cháng)指令字(VLIW)結構,這種長(cháng)指令通常包括多個(gè)彼此獨立的同步操作。

　　C6000系列DSP是TI公司生產(chǎn)的高檔DSP。這一系列DSP都是基于VelociTITM構架的VLIW DSP,它在每個(gè)周期可以執行八條32bit的指令,具有高達200MHz的CPU,從而使得其運算能力達到1600MIPS(200MHz×8條指令=1600MIPS)。這些性能都確立了它在高端多媒體應用中的地位。

　　DSP的CPU結構如圖1所示,它具有兩個(gè)通道,每個(gè)通道具有4個(gè)功能單元(1個(gè)乘法器和3個(gè)算術(shù)邏輯單元),16個(gè)32位通用寄存器,每個(gè)通道的功能單元可以隨意訪(fǎng)問(wèn)本通道的寄存器。CPU還有兩個(gè)交叉單元,通過(guò)它們,一個(gè)通道的功能單元可以訪(fǎng)問(wèn)另一個(gè)通道的寄存器。另外CPU還具有256bit寬的數據和程序通道,可以使程序存儲器在每個(gè)時(shí)鐘周期提供8條并行執行指令。這種CPU結構是DSP具有VLIW結構的最基本條件。此系列DSP的存儲空間映射為內部存儲器、內部外設及擴展存儲器。其中內部存儲器由64KB內部程序存儲器和數據存儲器構成,內部程序存儲器可以映射到CPU地址空間或者作為Cache操作。內部和外部數據存儲器均可通過(guò)CPU、DMA或HPI(HostPort Interface)方式訪(fǎng)問(wèn),HPI接口使上位機可以訪(fǎng)問(wèn)DSP的存儲空間。