基于FPGA和DSP技術(shù)的某型飛機總線(xiàn)系統通訊軟件設計方案
該部分采用VHDL語(yǔ)言編寫(xiě),實(shí)現1553B總線(xiàn)數據的接收、發(fā)送、曼徹斯特II碼、錯誤檢出、奇偶檢驗、與DSP的接口和譯碼電路等功能。其中發(fā)送單元與接收單元是并行工作的,由邏輯門(mén)電路實(shí)現。這里從軟件角度畫(huà)出流程圖如圖5所示。

5.2 DSP程序控制功能
DSP控制部分程序實(shí)現的功能如下:
(1)對總線(xiàn)接口板的初始化(包括初始化DSP本身內部電路和寄存器FPGA及上位機通訊寄存器)。
(2)實(shí)現RT地址識別
由于是多RT總線(xiàn)接口板,所以收到數據后,應該判別該RT地址是否屬于該接口板;
(3)與上位機消息傳輸控制功能
消息傳輸控制程序完成總線(xiàn)應傳輸的數據在總線(xiàn)接口板和上位機之間的數據交換。包括數據的讀寫(xiě)過(guò)程和自檢測過(guò)程,所要完成的操作如下:
①向FPGA寫(xiě)入發(fā)送數據(到總線(xiàn))。
②從FPGA內讀出數據(該數據由DSP處理)。
③向雙口RAM寫(xiě)入數據(到上位機)。
④自檢測過(guò)程。自檢測過(guò)程是在收到上位機的自檢命令后,實(shí)現接口板的數據發(fā)送 和接收性能測試。
(4)中斷控制程序
在DSP芯片TMS320F206接口的設計中,使用3個(gè)硬件中斷,INT1,INT2由FPGA來(lái)產(chǎn)生,INT3 則由上位機來(lái)產(chǎn)生。INT1表明FPGA的接收單元已收到一個(gè)數據,通知F206讀數,INT2表明FPGA的接收單元已收到一個(gè)錯誤數據,通知F206讀取錯誤狀態(tài)信息,INT3是上位機和接口板數據傳輸控制的一種手段,通過(guò)INT3中斷,上位機告訴接口板進(jìn)行數據接收還是數據發(fā)送操作,發(fā)送多少數據,采用的消息格式以及總線(xiàn)控制等信息。
DSP部分的軟件采用C++和匯編語(yǔ)言混合編程,關(guān)鍵路徑如中斷服務(wù)程序,數據發(fā)送和接收程序都采用匯編語(yǔ)言以達到最大的執行效率,主程序采用C++編寫(xiě)。
DSP部分軟件的流程圖,如圖6所示。

5.3 上位機控制程序
主要實(shí)現上位機在特定的操作系統下對接口板的軟件驅動(dòng)、數據通訊和傳輸控制。主要使用C++在Windows環(huán)境下進(jìn)行軟件開(kāi)發(fā)。
6 結語(yǔ)
本文介紹了一種基于FPGA和DSP對某型飛機總線(xiàn)系統通訊軟件設計與實(shí)現的方法。在實(shí)際的運用中,較好的實(shí)現了總線(xiàn)系統通訊功能,對1553B總線(xiàn)研究具有一定的使用和參考價(jià)值。本文引用地址:http://dyxdggzs.com/article/241695.htm
評論