基于USB 2.0協(xié)議的高速圖像傳輸系統

USB總線(xiàn)技術(shù)就是想利用單一的總線(xiàn)技術(shù)來(lái)滿(mǎn)足多種應用領(lǐng)域的需要。USB 1．1協(xié)議支持兩種傳輸速度，即低速1．5 Mb／s和全速12 Mb／s。2000年發(fā)布的USB 2．0協(xié)議，向下兼容USB 1．1協(xié)議，數據的最高傳輸速率可達到480 Mb／s，它可使USB的應用范圍不斷擴大。

該系統基于USB 2．0總線(xiàn)技術(shù)，將CY7C68013A芯片的Slave FIFO塊傳輸接口模式和FPGA技術(shù)相結合，實(shí)現了計算機與外設之間高速的圖像數據傳輸。

1 系統設計 　

1．1 硬件及外設控制設計 　　

實(shí)現USB接口單元的主要芯片是CYPRESS公司的EZ-USB FX2LP系列中的CY7C68013A(對比之前FX2系列的CY7C68013具有更低功耗、更小電流、高性?xún)r(jià)比等優(yōu)點(diǎn))，負責完成硬件系統與PC之間的圖像傳輸。它與外設有三種接口方式：端口模式、可編程接口GPIF和Slave FIFO。Slave FIFO方式是從機工作方式，在具有外部數據處理邏輯的設備中，USB數據在主機和外部邏輯設備中傳輸，通常不需要FX2LP的CPU參與，而是經(jīng)過(guò)FX2LP內部端點(diǎn)FIFO來(lái)傳輸。外部控制器可對多個(gè)端點(diǎn)的FIFO選擇讀寫(xiě)。FX2LP的Slave FIFO工作方式可設為同步或異步；工作時(shí)鐘均可由內部產(chǎn)生或外部輸入?；谠撓到y處理的是高速圖像的傳輸，需要外部控制器直接對FIFO進(jìn)行控制，故采用從機，即Slave FIFO方式。高速圖像傳輸的原理框圖如圖1所示，首先圖像可由計算機上層應用軟件發(fā)送或者接收，再通過(guò)USB接口芯片連接高速緩存。

圖1中USB接口采用CY7C68013A芯片的Slave FIFO，接口模式，使得上層PC與緩沖器之間能夠高速通信，并利用FPGA控制USB的高速傳輸。如圖2所示，CY7C68013A的主要功能信號及與FPGA之間的握手信號如：IFCLK為時(shí)鐘信號，可以選擇由外部輸入或者內部輸出；FIFOADR[1：0]引腳選擇4個(gè)FIFO(2，4，6或8)中的一個(gè)與USB數據總線(xiàn)FD連接。定義該系統中上行數據傳輸為FIFOADR[1：0]=10，即為EP6端口；下行數據傳輸為FIFOADR[1：0]=01，即為EP2端口。FLAGB，FLAGC為所選擇FIFO的標志信號，FLAGB代表FIFO為滿(mǎn)；FLAGC代表FIFO為空；默認低電平有效。FPGA可以通過(guò)不斷查詢(xún)這兩個(gè)標志信號決定是否進(jìn)行讀或寫(xiě)操作。SLOE為讀／寫(xiě)使能信號；SLWR，SLRD分別為讀寫(xiě)控制信號，在同步和異步模式下，控制信號不一；FD[15：0]為16位的雙向數據總線(xiàn)。PA0，PA1為輸出信號，作為硬件系統工作狀態(tài)的控制信號。

1．2 軟件設計 　　

圖像傳輸系統的軟件設計主要包括三個(gè)部分：固件程序設計、驅動(dòng)程序設計和計算機上層應用軟件。固件程序是硬件中的軟件部分，通過(guò)執行該軟件可實(shí)現特定的硬件功能，主要包括初始化、處理標準的USB設備請求以及USB掛起時(shí)的電源管理等。固件首先初始化內部的狀態(tài)變量，然后調用用戶(hù)初始化函數TD_Init()。從該函數返回后，固件初始化USB接口到未配置狀態(tài)并使能中斷。然后每間隔1 s進(jìn)行一次設備重枚舉，直到端點(diǎn)0接收到一個(gè)SETUP包。一旦檢測到SETUP包，固件函數將開(kāi)始交互下述任務(wù)調度：調用用戶(hù)函數TD_Poll()；判斷是否有標準設備請求等待處理。如果有，分析該請求并響應；判斷USB內核是否收到USB掛起信號。如果有，則調用用戶(hù)函TD_Suspend()。從該函數成功返回TRUE值后，在檢測是否發(fā)生USB喚醒事件。如果未檢測到，則處理器進(jìn)入掛起方式；如果有，則調用用戶(hù)函數TD_Resume()，程序繼續運行。如果從TD_Suspend函數返回FALSE，則程序繼續進(jìn)行。TD_Init函數負責CY7C68013A進(jìn)行初始化，首先設置時(shí)鐘為48 MHz，然后設置芯片工作于從屬FIFO塊傳輸模式，并配置端點(diǎn)6工作于自動(dòng)塊傳輸IN，端點(diǎn)2自動(dòng)塊傳輸OUT模式。其主要程序段如下：

DR_VendorCmnd函數負責處理上位機發(fā)出的用戶(hù)自定義請求，通過(guò)控制PA0，PA1的高低電平，以控制整個(gè)硬件系統的運行。該系統中，使用0xB3使PA0置低進(jìn)行圖像數據的上行操作，用0xB4使PA0置高進(jìn)行圖像數據的下行操作，使用0xB5使PA1置低來(lái)通知硬件開(kāi)始傳輸，使用0xB6請求使PA1置高以通知硬件系統停止傳輸。

USB設備驅動(dòng)程序負責建立起主機端和設備端的聯(lián)系。驅動(dòng)程序主要有兩個(gè)：一是開(kāi)機自動(dòng)將固件程序下載至芯片RAM中，以由增強性8051執行。結合CYPRESS開(kāi)發(fā)包EZ-Loader Drivers以及HEX2C和Windows DDK即可生成所需要固件自動(dòng)下載程序．sys文件。二是完成上位機應用程序和硬件設備之間的數據傳輸。其主要包括驅動(dòng)程序入口例程、即插即用例程、分發(fā)例程、電源管理例程和卸載例程。本系統根據通用驅動(dòng)結合自身需要，在DDK環(huán)境下修改編譯，生成自己需要的驅動(dòng)程序。USB上層應用程序都通過(guò)I／O控制來(lái)訪(fǎng)問(wèn)設備驅動(dòng)程序。上層應用程序首先通過(guò)調用Win32函數CreaFile()來(lái)取得訪(fǎng)問(wèn)設備驅動(dòng)程序的句柄；然后應用程序使用Win32函數Devi-ceIoControl()來(lái)提交I／O控制碼，并且為CreatFile()函數返回的設備句柄設置I／O緩沖區。該系統中，設置USB端口緩沖區FIFO為1 024 B，端口非空即讀取。保持了傳輸的連續性，并且每次以幀結構包形式傳輸，每包的大小為512 B。以實(shí)驗中為例。每傳輸大小為245 KB的一幅圖像，需要490個(gè)包進(jìn)行傳輸。

接收端應用程序流程圖如圖3所示。發(fā)送端應用程序流程類(lèi)似，少了判斷圖像是否完整一幅，而多了傳輸完畢之后的圖像數據校驗。

2 系統仿真及實(shí)現 　　

圖4所示為圖像發(fā)送系統主要端口的ChipScope實(shí)測波形，所用FPGA為V4-XC4VSX55。

USB_Data為傳輸的圖像數據。數據長(cháng)度為16位，SLRD為異步讀取FD總線(xiàn)的時(shí)鐘，采用USB時(shí)鐘源48 MHz四分頻得到，FIFO指針在每次SLRD激活到撤消激活變化時(shí)累加，即每變化一次，讀取FIFO里16 b緩存數據一次。SLOE引腳為讀寫(xiě)使能信號，默認低電平有效。從該實(shí)測圖可以看出，三路信號均符合異步讀取的時(shí)序要求。

主機接收端應用程序采用Delphi語(yǔ)言編寫(xiě)，圖像傳輸它采取傳輸的同時(shí)顯示圖像的形式。從上位機應用程序截取一幅接收圖像如圖5所示。該應用程序主要用于各種調制方式下圖像的傳輸?？梢钥吹絺鬏攬D像清晰完整，連續顯示沒(méi)有滯后，沒(méi)有噪聲斑點(diǎn)。圖像經(jīng)過(guò)USB接口傳輸后沒(méi)有數據丟失，比較清晰。實(shí)驗證明，圖像傳輸過(guò)程中，沒(méi)有出現丟幀的情況。滿(mǎn)足實(shí)時(shí)高速的圖像傳輸。

3 結 語(yǔ) 　　

USB 2．0技術(shù)以其高速傳輸和使用方便受到廣泛的關(guān)注，其應用也必將越來(lái)越廣泛。上述設計方案有效地解決了圖像傳輸過(guò)程中的高速通信問(wèn)題。系統中采用異步方式傳輸，采用芯片所提供四分頻時(shí)鐘，最高速率可達到192 Mb／s。采用FPGA和USB 2．0相結合的方式，數據處理能力得到極大的提高，由于采用CY7C68013A的Slave FIFO模式，可使用外部FPGA并按照用戶(hù)需求設計，增強使用功能的多樣性和靈活性。該方案亦可應用于大容量、高速度的實(shí)時(shí)數據采集，音頻及視頻傳輸等領(lǐng)域。