JTAG接口的結構組成
加入技術(shù)交流群
圖1 JTAG調試接口示意圖
?。?）TAP（測試訪(fǎng)問(wèn)端口）控制器
TAP控制器對嵌入在A(yíng)RM處理器核內部的測試功能電路的訪(fǎng)問(wèn)控制，是一個(gè)同步狀態(tài)機，通過(guò)測試模式選擇TMS和時(shí)鐘信號TCK來(lái)控制其狀態(tài)機。通過(guò)測試模式選擇TMS和時(shí)鐘信號TCK ＊控制其狀態(tài)轉移，實(shí)現IEEE1149.1標準所確定的測試邏輯電路的工作時(shí)序。
?。?）指令寄存器
指令寄存器是串行移位寄存器，通過(guò)它可以串行輸入執行各種操作的指令。
?。?）數據寄存器組
數據寄存器組是一組串行移位寄存器。操作指令被串行裝入由當前指令所選擇的數據寄存器，隨著(zhù)操作的進(jìn)行，測試結果被串行移出。其中：
·器件ID寄存器：讀出在芯片內固化的D號。
·旁路寄存器：1位移位寄存器，用一個(gè)時(shí)鐘的延遲把TDI連接至TDO，使測試者在同一電路板測試循環(huán)內訪(fǎng)問(wèn)其他器件。
·邊界掃描寄存器（掃描鏈）：截取ARM處理器核與芯片引腳之間的所有信號，組成專(zhuān)用的寄存器位。
評論