PXI總線(xiàn)儀用模塊的設計與實(shí)現

　　1 PXI總線(xiàn)數據采集模塊的結構
　　
　　PXI總線(xiàn)四通道高速數據采集模塊是高速、高精度的自動(dòng)測試模塊。整個(gè)采集模塊從電路上可分為模擬信號調理及A/D轉換、系統控制器、PCI總線(xiàn)接口等幾個(gè)部分。系統控制器包括模擬信號的控制與設置、時(shí)基源控制、觸發(fā)源設置、觸發(fā)模式設置、采樣控制、數據緩沖、數據存儲、數據傳輸等。
　　
PXI高速數據采集模塊結構如圖1所示。信號調理（Conditioning）及A/D轉換部分決定了模擬信號采集的性能，時(shí)基控制電路為模塊和其他PXI模塊提供采樣和同步基準鐘，觸發(fā)控制器用于接收或發(fā)送觸發(fā)信號，數據緩沖和SDRAM控制器用于數據在板緩存，局部總線(xiàn)控制器用于主機與各控制器進(jìn)行通信。各控制器均采用Verilog HDL實(shí)現。
　　
其中，ADC選用AD9235-65，FPGA1、FPGA2分別選用ALTERA公司的EP1C6Q248和EP1C6Q144，在板數據緩存選用Microchip公司的MT48LC8M16A2。

采集模塊有四個(gè)模擬通道，每個(gè)模擬通道都有獨立的信號調理電路、ADC和在板數據緩存。在系統控制器FPGA1的控制下，當滿(mǎn)足預設的觸發(fā)條件時(shí)，將A/D轉換后的數據送入SDRAM，然后計算機將數據讀入進(jìn)行分析和保存。

　　2 PCI/PXI接口的實(shí)現
　　
　　PCI/PXI接口需要設計PCI控制器、Back-end接口，并且需要滿(mǎn)足CPCI規范的電氣要求。這些電氣要求包括電源解耦、信號分支(stub)終結、信號分支長(cháng)度約束、熱插拔、3.3V/5V信號環(huán)境等。多通道高速數據采集模塊采用Verilog HDL在EP1C6Q144中實(shí)現32位Slave PCI控制器、Back-end接口，通過(guò)它來(lái)實(shí)現儀器模塊與計算機之間的通信。

通常為滿(mǎn)足電信等應用，當CPCI單板出現故障時(shí)，要求在整個(gè)系統不停機的情況下允許帶電拔出故障板并插入備份板進(jìn)行維護。一般情況下PXI儀器不需要熱插拔，3U尺寸的PXI卡外形又很小，布局布線(xiàn)不便。本設計沒(méi)有采用熱插拔。
　　
　　PXI模塊的PCI信號應能兼容PCI 3.3V/5V信號環(huán)境。如果PXI底板的碼鍵是鎘黃色則是3.3V信號環(huán)境，亮藍色則是5V信號環(huán)境，沒(méi)有碼鍵則為3.3V/5V通用信號環(huán)境。本設計采用IDT的電平轉換芯片QS3861，以兼容PCI 3.3V和PCI 5V信號環(huán)境。同時(shí)，芯片導通時(shí)的典型阻抗為10Ω，滿(mǎn)足信號stub終結電阻的要求。

3 PXI儀器同步機制的實(shí)現
　　
　　被測對象(DUT)可能有數個(gè)緩變信號、混合信號，或眾多個(gè)相互關(guān)聯(lián)的信號。數個(gè)緩變信號的測試只需簡(jiǎn)單測試設備就可以完成，實(shí)時(shí)時(shí)鐘也可以保證時(shí)間精度?；旌闲盘柡捅姸嘞嗷リP(guān)聯(lián)信號的測試，既有測試也有激勵，需要一臺或多臺儀器，所構成的測試系統就是綜合測試系統，系統中的每個(gè)模塊必須具有精確的同步和控制以達到同時(shí)操作。從這個(gè)角度考慮，通常要求儀器底板提供一個(gè)精密的系統參考鐘、一套觸發(fā)總線(xiàn)、通過(guò)前面板提供接收或發(fā)送到其他儀器的時(shí)鐘和觸發(fā)信號接口。PXI底板包括系統參考鐘、PXI觸發(fā)總線(xiàn)、星形觸發(fā)總線(xiàn)等資源。開(kāi)發(fā)人員可以利用這些資源設計精密而靈活的時(shí)基和觸發(fā)控制器，以實(shí)現多臺儀器的同步和控制。
　　
(1)PXI底板提供了一個(gè)公共的參考時(shí)鐘，每個(gè)外設槽都有一個(gè)PXI_CLK10 TTL鐘，從鐘源到每個(gè)槽的布線(xiàn)等長(cháng)，兩槽之間的信號偏移小于1ns。
　　
(2)PXI 規范定義了八個(gè)觸發(fā)信號用于模塊間的同步和通信，時(shí)鐘、觸發(fā)和握手信號共享這個(gè)觸發(fā)總線(xiàn)，覆蓋一個(gè)總線(xiàn)段。PXI TRIG總線(xiàn)允許傳輸不同頻率的采樣時(shí)鐘，多個(gè)模塊可以直接共享這個(gè)采樣時(shí)鐘，其時(shí)鐘脈沖的傾斜精度小于10ns。PXI規范建議采用PXI_TRIG[7]信號線(xiàn),用于發(fā)送或接收采樣時(shí)鐘。在上電時(shí)，這些信號應處于高阻態(tài)。
　　
　　(3)PXI提供了一個(gè)超高性能的星形觸發(fā)總線(xiàn)，同參考時(shí)鐘一樣，星形觸發(fā)信號是由位于第一外設槽的星形觸發(fā)控制器將信號點(diǎn)對點(diǎn)沿著(zhù)等長(cháng)的信號線(xiàn)傳送給其他外設槽，其信號抖動(dòng)小于1ns，覆蓋兩個(gè)總線(xiàn)段。
　　
　　對于PXI儀用模塊的設計，應考慮其在綜合測試系統中的應用，前面板至少需要一個(gè)時(shí)鐘輸入、一個(gè)雙向觸發(fā)線(xiàn)，結合儀器本地自洽的時(shí)鐘和觸發(fā)總線(xiàn)，方能建立一套完備的同步機制。

　　3.1 PXI儀用模塊精密時(shí)基的設計
　　
　　通常一個(gè)PXI儀用模塊應有三個(gè)時(shí)基源： PXI_CLK10參考時(shí)鐘、外部（前面板）10MHz參考時(shí)鐘或65MHz時(shí)基、PXI_TRIG[7]或PXI_STAR提供的采樣鐘。模塊精密時(shí)基的設計包括時(shí)基的生成和傳送。由于A(yíng)/D轉換器的采樣時(shí)鐘頻率為65MHz，所以模塊的時(shí)基頻率可以定為65MHz。如果利用10MHz參考時(shí)鐘，還必須通過(guò)PLL進(jìn)行倍頻，顯然倍頻系數不是整數。當不同的模塊利用PXI_CLK10獲取65MHz采樣鐘作為時(shí)基時(shí)，不同模塊間的采樣鐘很難達到相位同步。為了保證所有模塊同步，如前所述，可將這個(gè)采樣鐘通過(guò)PXI_TRIG[7]、PXI_STAR[0:12]傳送給其他外設槽。對于多臺儀器的同步應用，最好通過(guò)用戶(hù)前面板由外部提供時(shí)基源。
　　
　　由于有多個(gè)時(shí)基源，且通常時(shí)鐘的電平是TTL電平，可采用5V耐壓的電平轉換多路復用/解復器進(jìn)行選擇。這里選用SN74CB3T3253和SN74CBT16244，其傳播時(shí)延均小于0.25ns。EP1C6Q248內部有兩個(gè)PLL，一個(gè)PLL用來(lái)從10MHz參考鐘獲取時(shí)基，一個(gè)用于獲取數據傳輸和SDRAM控制器的80MHz時(shí)鐘。精密時(shí)基的獲取和源出電路如圖3所示。時(shí)基源的選擇和時(shí)基信號的源出由用戶(hù)通過(guò)軟件進(jìn)行配置。

3.2 觸發(fā)控制器的設計
　　
　　除了上述的精密時(shí)基，儀器同步機制的另外一個(gè)關(guān)鍵是觸發(fā)系統。不論是簡(jiǎn)單測試系統還是綜合測試系統，一個(gè)測試系統的動(dòng)作起點(diǎn)（epoch）依賴(lài)于一定的事件。事件有簡(jiǎn)單的，如一個(gè)信號電平的變化，較為復雜的是多個(gè)信號的組合變化，如熟知的邏輯分析儀。對于綜合測試系統，激勵信號和測試信號就更多，而且是相互關(guān)聯(lián)的，一般意義上，激勵信號集和測試信號集可以用狀態(tài)空間來(lái)描述和分析，而事件就是狀態(tài)空間的某種遷移，單個(gè)信號的變化和數個(gè)信號的組合變化則是狀態(tài)空間遷移的特例。在對同一個(gè)被測對象進(jìn)行測試時(shí)，為保證儀器的某個(gè)模塊上所發(fā)生的事件能同時(shí)通知到其他模塊或儀器，通常采用一套硬件觸發(fā)機制或精密時(shí)鐘協(xié)議來(lái)實(shí)現，如最新架構的LXI儀器采用PTP來(lái)實(shí)現儀器的同步。實(shí)際上硬件觸發(fā)機制只有硬件延遲，而采用協(xié)議實(shí)現同步的儀器的精度很難做到ns級，如LXI的同步精度為亞微秒級，故LXI規范仍保留了硬件觸發(fā)機制即A類(lèi)LXI來(lái)滿(mǎn)足對同步精度要求較高的應用。PXI是通過(guò)硬件觸發(fā)機制來(lái)實(shí)現儀器同步動(dòng)作的，通過(guò)PXI_STAR總線(xiàn)、PXI TRIG總線(xiàn)實(shí)現儀器系統中各模塊發(fā)生的事件的相互通知。根據觸發(fā)電路的實(shí)現方式不同分為PXI同步觸發(fā)和PXI異步觸發(fā)，同步觸發(fā)的參考鐘為PXI_CLK10，有一定的時(shí)序要求。
　　
　　PXI儀用模塊的觸發(fā)源有:用于不同儀器同步的外部TTL觸發(fā)源（同步觸發(fā)或異步觸發(fā)）、外部模擬電平變化觸發(fā)源（上升沿觸發(fā)源或下降沿觸發(fā)源）、PXI_STAR觸發(fā)源、PXI TRIG觸發(fā)源、軟件觸發(fā)源等。多通道高速數據采集模塊通過(guò)PXI_STAR總線(xiàn)或PXI TRIG總線(xiàn)傳送給其他模塊或通過(guò)外部雙向觸發(fā)信號線(xiàn)傳送給其他儀器的觸發(fā)源采用PXI同步觸發(fā)，由于采樣時(shí)鐘頻率遠高于PXI_CLK10頻率，在不違背PXI同步觸發(fā)時(shí)序要求的前提下，同步觸發(fā)的參考時(shí)鐘可以是儀用模塊的時(shí)基，這樣構建的綜合測試系統的同步精度可以達到理想的情況。多通道高速數據采集模塊的觸發(fā)結構如圖4所示。最終處理的觸發(fā)信號送給FPGA1中的采樣和存儲控制模塊，有選擇地通過(guò)PXI觸發(fā)總線(xiàn)送給其他PXI模塊，以及通過(guò)外部觸發(fā)信號送給其他儀器。

　　此外，根據相對于事件的同步時(shí)機的不同，觸發(fā)分為負延遲觸發(fā)（Pre-trigger）、零延遲觸發(fā)（Post-trigger）、正延遲觸發(fā)（Delay-trigger）等模式，通過(guò)硬件和軟件共同實(shí)現。實(shí)測表明，當信號發(fā)生器的同一個(gè)信號輸出到不同采集模塊上，在不同觸發(fā)模式下，其波形在時(shí)間上完全重合，達到了儀器的同步要求。

　　4 EMC設計
　　
　　PXI是個(gè)儀用平臺，對機箱環(huán)境已經(jīng)做了充分的EMC設計，PXI底板通過(guò)PXI J1、J2連接器向PXI模塊供電。PXI模塊通常分為模擬和數字兩個(gè)部分，模擬部分靠近前面板，數字部分靠近PXI連接器。為了增強PXI儀用模塊的抗干擾性能并避免對其他模塊的干擾，PXI模塊還需要針對PXI機箱的結構特點(diǎn)精心設計電源，特別是參考地平面的安排。
　　
　　由于儀用模塊通常是模/數混合電路，將模擬地與數字地隔離，模擬地與前面板相連，則數字電路的電流回路通過(guò)PXI連接器回到底板地，模擬電路的電流回路只能通過(guò)前面板→PXI底板的金屬框架（或者金屬機箱）這一通路直接流回大地，有效地避免了數字電路通過(guò)電源或地對模擬電路的干擾，如圖5所示。但兩個(gè)地若完全隔離，熱拔時(shí)前面板與PXI底板和機箱的聯(lián)結將脫離，模擬電路的電流回路斷開(kāi)，造成靜電無(wú)法釋放，因此在兩個(gè)地平面之間串上一個(gè)比數字地到底板地之間的阻值高得多的電阻來(lái)解決模擬電路的靜電釋放問(wèn)題，這個(gè)電阻值通常在10Ω～100kΩ之間選擇。模擬電源采用π型濾波，電感兩端的解耦電容分別與數字地和模擬地相連。

　　電源和地平面的精心設計以及其他EMC技術(shù)在設計中的應用可以將噪聲限制在很低的程度，實(shí)測表明，模擬電路的系統噪聲只有±1LSB，即±0.09mV。
　　
　　本文結合PXI高速數據采集模塊的具體設計，揭示了設計與開(kāi)發(fā)符合PXI規范的PXI儀用模塊需要解決的關(guān)鍵問(wèn)題，以及低成本、開(kāi)發(fā)靈活的實(shí)現方法。所設計的PXI高速數據采集模塊在簡(jiǎn)單測試系統以及導彈綜合測試系統中均得到了很好的應用。