基于ISA總線(xiàn)的通用多DSP目標系統

3 通用多DSP目標系統的硬件設計

(1)目標系統的地址分配與實(shí)現

每塊DSP目標板只占用一組端口地址，每組地址共4個(gè)：數據端口、地址端口、復位端口和控制端口。組起始地址通過(guò)4b跳線(xiàn)開(kāi)關(guān)加以選擇，設開(kāi)關(guān)值為n，則板卡起始地址為360-4×n(記作port)，其他3個(gè)端口地址分別為port+2，port+4，port+6。在FPGA中采用如圖2所示的邏輯，實(shí)現了目標系統板端口地址的動(dòng)態(tài)分配。

數據端口port 用于實(shí)現對DSP內部存儲器的讀寫(xiě)操作，完成DSP與上位機之間的數據傳輸。

地址端口port+2 用于提供對DSP進(jìn)行讀寫(xiě)操作時(shí)DSP內部程序存儲區(PM)或數據存儲區(DM)的起始地址。

復位端口port+4 用于對DSP進(jìn)行復位操作，實(shí)現對DSP的軟復位。

控制端口port+6 用于選擇要操作的DSP。

(2)控制信號的形成

目標板上6片DSP占用同一端口地址，系統工作時(shí)，可以對任意DSP的任一數據區進(jìn)行讀寫(xiě)操作。對DSP的片選信號是通過(guò)對控制端口的操作來(lái)實(shí)現的。當A2A1=11時(shí)，對應于DSP的控制端口，這時(shí)數據線(xiàn)的低3位(DATA[2．．0])用于指定6個(gè)DSP中的一個(gè)。

4 下載軟件設計

ADSP2181片內集成了一個(gè)可以訪(fǎng)問(wèn)其內部存儲器的16 b IDMA端口，主機通過(guò)此端口可以訪(fǎng)問(wèn)ADSP2181片內的程序存儲器和數據存儲器的任一單元，實(shí)現對DSP下載文件、傳輸數據等操作，這一過(guò)程是通過(guò)上位機對DSP的IDMA端口的操作來(lái)完成的。本文設計了基于VB的通用多DSP目標系統的下載軟件，通過(guò)上位機對目標系統進(jìn)行各種操作。

(1)端口選擇 選擇一組端口地址，他應與目標板的端口地址相一致；

(2)處理器選擇 選擇所要進(jìn)行讀寫(xiě)操作及下載的處理器號(1#～6#)；

(3)下載文件選擇 選擇要加載到指定DSP的程序；

(4)下載 執行下載操作，并自動(dòng)檢查加載是否成功，若不成功，則重新加載；

(5)讀處理器選擇 調用讀處理器模塊，讀選定處理器的指定單元的內容；

(6)寫(xiě)處理器選擇 調用寫(xiě)處理器模塊，在所選的處理器的指定單元寫(xiě)入數據。

5 結 語(yǔ)

通用多DSP目標系統，在地址分配上充分考慮到了ISA總線(xiàn)和定點(diǎn)ADSP2181的特點(diǎn)，采用地址的動(dòng)態(tài)分配技術(shù)，有效地節省了系統的資源。下載軟件可以對1片或多片DSP進(jìn)行文件下載、讀、寫(xiě)等操作，極大地增強了系統的通用性與靈活性。該系統可用于各種算法的硬件平臺和早期研發(fā)，具有較高的應用價(jià)值。