基于DSP與CPLD的I2C總線(xiàn)接口的設計與實(shí)現

ＰＣＦ８５８３是一款帶有２５６字節靜態(tài)ＣＭＯＳ ＲＡＭ的時(shí)鐘／日歷芯片。地址和數據嚴格按照雙向雙線(xiàn)制Ｉ2Ｃ總線(xiàn)協(xié)議傳輸。內置地址寄存器在每次讀／寫(xiě)后自動(dòng)遞增。關(guān)于ＰＣＦ８５８３的詳細說(shuō)明請參看參考文獻。

２．１ 系統結構設計

系統的基本功能是通過(guò)ＣＰＬＤ的Ｉ2Ｃ總線(xiàn)接口完成ＡＤＳＰ２１９９２（主控芯片）與ＰＣＦ８５８３的數據交換。系統框圖如圖３所示。

系統主要由兩個(gè)部分組成：一是ＤＳＰ與ＣＰＬＤ的接口；另一是Ｉ２Ｃ核。為了能在ＤＳＰ指定的時(shí)刻讀／寫(xiě)ＰＣＦ８５８３的數據，使用ＤＳＰ的讀寫(xiě)信號、同步時(shí)鐘和最高位地址控制數據的傳輸。最高位地址作為控制信號是因為ＤＳＰ的Ｉ／Ｏ口比較少，必須優(yōu)先供應給其它外設，因此用它來(lái)產(chǎn)生ＤＳＰ提供給Ｉ2Ｃ核的片選信號。而ＤＳＰ的地址總線(xiàn)位數較多，最高位一般使用不到，這樣正好可以充分利用資源。

２．２ Ｉ2Ｃ核

Ｉ2Ｃ核原理示意圖如圖４所示。

整個(gè)Ｉ2Ｃ核由控制模塊和Ｉ／Ｏ模塊構成。其中，控制模塊包括控制信號發(fā)生部分和時(shí)鐘開(kāi)關(guān)，Ｉ／Ｏ模塊包括數據緩存和同步時(shí)鐘緩存。

當ＤＳＰ的最高地址位出現一個(gè)有效信號時(shí)，便會(huì )使Ｉ2Ｃ核內的觸發(fā)器產(chǎn)生一個(gè)全局使能信號ＥＮ它將會(huì )啟動(dòng)時(shí)鐘、計數器和其它控制信號，但數據不會(huì )出現交換。如果此時(shí)ＤＳＰ的讀／寫(xiě)同步產(chǎn)生，則會(huì )啟動(dòng)相應的讀／寫(xiě)進(jìn)程，進(jìn)行數據傳輸。

Ｉ2Ｃ核的關(guān)鍵技術(shù)是：

①用計數器和全局使能信號ＥＮ配合觸發(fā)進(jìn)程。

由于Ｉ2Ｃ核的片選信號ＥＮ是由觸發(fā)產(chǎn)生的，不能象電平信號一樣由ＤＳＰ的Ｉ／Ｏ控制，因此只能通過(guò)精確的計數器定時(shí)和讀／寫(xiě)使能信號共同判別控制。

讀／寫(xiě)使能信號ＷＲ＿ＥＮ／ＲＤ＿ＥＮ也象ＥＮ那樣由觸發(fā)產(chǎn)生，因此也要用同樣的方法判別。

②同步時(shí)鐘的產(chǎn)生。

從圖２中可以看到，數據在同步時(shí)鐘的高電平脈沖時(shí)必須保持穩定，如果此時(shí)發(fā)生變化將會(huì )被視為一個(gè)控制信號，而通信也會(huì )被中斷。因此，同步時(shí)鐘的高電平脈沖一定要在有效數據的中間出現。而所需的控制信號必須在同步時(shí)鐘正脈沖的時(shí)候出現。

③對數據總線(xiàn)進(jìn)行三態(tài)設置。 因為ＳＤＡ和ＤＳＰ＿ＤＡＴＡ都是雙向數據線(xiàn)，在寫(xiě)ＳＤＡ和ＤＳＰ＿ＤＡＴＡ的進(jìn)程中必須設置高阻態(tài)，否則會(huì )出現數據線(xiàn)狀態(tài)"不確定"。