基于TMS320C64x 的MPEG-4實(shí)時(shí)編碼器設計與實(shí)現

作者：時(shí)間：2012-11-01 來(lái)源：網(wǎng)絡(luò )

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢(xún)

　　信息時(shí)代對于視頻通訊的需求越來(lái)越廣,從較低碼率的可視電話(huà)、視頻會(huì )議、實(shí)時(shí)監控到高碼率的空中偵察、數字電視等,迫切要求將高效率、高質(zhì)量的視頻壓縮算法實(shí)用化。MPEG-4于2000年正式成為國際標準并不斷地擴展。它不僅支持碼率低于64kbps的多媒體通信,還能支持廣播級的視頻應用。與以前的視頻標準相比,MPEG-4可以提供更高的壓縮效率、更好的交互性以及更強的抗誤碼能力。目前,MPEG-4已經(jīng)成為視頻壓縮標準的主流。

　　MPEG-4算法非常復雜,其編解碼的實(shí)時(shí)性難以保證,通常只能實(shí)現對中低分辯率視頻的實(shí)時(shí)編碼。本文基于TI公司的C64x系列DSPs設計并實(shí)現了一種MPEG-4編碼器,實(shí)現了對D1分辨率(720×576)視頻的實(shí)時(shí)編碼,且在保證輸出碼率低于1Mbps的同時(shí),解碼圖像具有較高的峰值信噪比和較好的視覺(jué)效果。

1 編碼系統的硬件結構

　　編碼系統以TMS320DM642高性能通用DSP芯片為核心。圖1為系統框圖。

圖1 編碼器系統框圖

1.1 TMS320DM642芯片的特點(diǎn)

　　DM642屬于TI公司的C64x系列DSPs。Veloci TI結構使C6000 DSPs在視頻和圖像處理中得到廣泛應用。CPU的VLIW結構由多個(gè)并行運行的執行單元組成,這些單元在單個(gè)周期內可執行多條指令。并行是C6000獲得高性能的關(guān)鍵。C64x在C6000的基礎上有一些重要的改進(jìn)。除了有更高的時(shí)鐘頻率外,C64x從以前的Veloci TI結構擴展到Veloci TI.2結構,包含了許多新的指令,增加了額外的數據通道,寄存器的數量也增加了一倍。這些擴展使得CPU可以在一個(gè)時(shí)鐘周期內處理更多的數據,從而獲得更高的運算性能。

　　DM642芯片集成了各種片內外設,使得開(kāi)發(fā)視頻和圖像領(lǐng)域的應用更為方便。它帶有三個(gè)可配置的視頻端口,提供與視頻輸入、視頻輸出以及碼流輸入的無(wú)縫接口。這些視頻端口支持許多格式的視頻輸入/輸出,包括BT.656、HDTV Y/C、RGB以及MPEG-2碼流的輸入。利用DM642開(kāi)發(fā)視頻編碼器,其視頻輸入部分只需要一塊視頻采集芯片即可,如Phillips的SAA7113,無(wú)需外加邏輯控制電路和FIFO緩存,使硬件系統更為簡(jiǎn)單和穩定。DM642的其它外設包括:10Mbps/100Mbps的以太網(wǎng)口(EMAC)、多通道音頻串口(McASP)、外部存儲器接口(EMIF)、主機接口(HPI)、多通道緩沖串口(McBSP)以及PCI接口等。

1.2 系統工作流程

　　該編碼系統可分為圖像壓縮卡和主機兩部分。其工作流程如圖2所示。