基于PCI總線(xiàn)的高速噪聲檢測系統

　　(1)設計中采用9052的非復用模式，因此將MODE接地，所以9052的LAD[31..0]上只有數據信息，而其地址信息在LA[27..0]上，又由于MAX1446的轉換位數為10bit，因此將該10位輸出數據D[9..0]連接到PCI 9052的LAD[9..0]，而LAD[31..10]接地。

　　(2)A/D變換器MAX 1446的時(shí)鐘頻率可高達60MHz。在設計中將PCI總線(xiàn)時(shí)鐘(33MHz)作為A/D的時(shí)鐘信號，從而簡(jiǎn)化了A/D的時(shí)鐘電路。為了保證LRDYi#信號的產(chǎn)生同MAX 1446的轉換同步，模6計數器的時(shí)鐘信號也采用PCI總線(xiàn)的時(shí)鐘信號。

　　(3)數據采集的速率的控制是通過(guò)上層的軟件完成的。在設計中，將PCI 9052的局部總線(xiàn)端的輸出信號CS0#作為A/D的使能信號，驅動(dòng)A/D的轉換功能。CS0#是PCI 9052局部總線(xiàn)端的一個(gè)通用片選信號，它是在配置寄存器編程指定的。通過(guò)上層軟件對CS0#低電平產(chǎn)生的時(shí)間間隔的控制，即可實(shí)現實(shí)現對A/D采樣速率的控制。由于A(yíng)/D轉換需要5.5個(gè) 時(shí)鐘周期，在A(yíng)/D轉換期間，使能信號OE#應當始終保持有效，但是CS0#的低電平信號保持時(shí)間小于A(yíng)/D轉換時(shí)間，因此，使CS0#經(jīng)過(guò)一脈沖展寬電路后再連接到OE#端，以保證A/D的有效轉換。

　　(4)系統采用的時(shí)鐘頻率為33MHz，由于LRDYi#信號的產(chǎn)生是6個(gè)時(shí)鐘周期，所以數據采集速率可高達55Mbps，可實(shí)現對噪聲信號的高速實(shí)時(shí)采樣。

　　結束語(yǔ)
　　以上僅針對硬件電路的設計思路和原理作了詳細的說(shuō)明。在Win2000、Win NT操作系統下，應用程序不能對I/O端口直接進(jìn)行操作，因此將A/D轉換的數據讀進(jìn)內存中就要由驅動(dòng)程序來(lái)完成。驅動(dòng)程序作為下層硬件和上層應用程序的紐帶，實(shí)現應用程序對底層硬件的訪(fǎng)問(wèn)。在Windows平臺上，WDM將代替VxD成為主流的驅動(dòng)模式，因此選擇DriverWorks作為驅動(dòng)程序的開(kāi)發(fā)工具，開(kāi)發(fā)WDM。

　　數據采集卡、驅動(dòng)程序和頻譜分析程序三部分的數據流程如圖3所示。

參考文獻
1．劉暉譯，PCI系統結構(第四版)，電子工業(yè)出版社，2000．
2．PLX PCI9052 Data Book，2000．
3．Chris Cant著(zhù)，孫義等譯，Windows WDM設備驅動(dòng)程序開(kāi)發(fā)指南，