VXI-1553B總線(xiàn)接口模板的開(kāi)發(fā)

圖1　VXI-1553B總線(xiàn)接口模板硬件原理框圖

1.3　硬件工作原理
1.3.1　VXI特征實(shí)現
　　VXI寄存器基接口芯片集成了VXI總線(xiàn)寄存器基器件所必須的寄存器、VXI總線(xiàn)地址譯碼邏輯以及VXIbus / Localbus仲裁邏輯。使用接口芯片只需廉價(jià)的支持芯片以驅動(dòng)VXI總線(xiàn)大電流背板信號。允許設計者以最小的功耗、最少的硬件、最短的設計工時(shí)實(shí)現一個(gè)VXI總線(xiàn)寄存器基接口。
　　本模板工作在A(yíng)16/A24地址方式下，器件的邏輯地址、器件類(lèi)別寄存器內容和標識寄存器內容，分別由撥碼開(kāi)關(guān)事先設定，在模板啟動(dòng)上電后，由各選通信號控制，寫(xiě)入相應寄存器，完成寄存器初始化配置。
　　由于邏輯地址是由撥碼開(kāi)關(guān)設定的，所以此時(shí)MODID線(xiàn)支持邏輯地址靜態(tài)配置。
　　撥碼開(kāi)關(guān)與INT（3∶1）相連，作用是設定VXI中斷級別。當VXI接口芯片中斷請求端引腳出現低電平時(shí)，IRQ（7∶1）中由撥碼開(kāi)關(guān)設定的中斷級別引腳將產(chǎn)生中斷請求信號。
　　集成在1553B總線(xiàn)接口芯片內部的17個(gè)寄存器和4K×16的共享RAM，是作為VXI總線(xiàn)A24地址方式下的器件寄存器使用的。對于它們的訪(fǎng)問(wèn)是由高端地址寄存器選擇信號UASEL*和寄存器讀、寫(xiě)控制信號REGRD*、REGWR*聯(lián)合控制的。
1.3.2　1553B通信規程接口
　　本模板使用的1553B總線(xiàn)接口芯片是第5代1553B通信規程接口芯片，它內部集成了雙余度曼徹斯特碼編碼/解碼器、靈活的主處理器總線(xiàn)緩沖接口、存儲器管理、中斷邏輯和4K×16的片內共享RAM。它完全符合1553B通信規程，可以任選總線(xiàn)控制器（BC）、遠程終端（RT)和總線(xiàn)監控器（MT）三種工作方式，并具備自動(dòng)重試、緩沖/透明方式并存、間隔時(shí)間可編程控制等多種高級特性。
　　在本模板中，該接口芯片負責1553B通信協(xié)議轉換，可做為BC、RT和MT使用。它內部的17個(gè)非測試寄存器，包括5個(gè)配置寄存器、啟動(dòng)/復位寄存器、中斷屏蔽寄存器、中斷狀態(tài)寄存器、命令堆棧指針寄存器等，設定了它的工作方式、工作參數等內容。這些寄存器是做為VXI總線(xiàn)A24方式器件寄存器使用的，由UASEL*信號、REGRD*信號和VXI地址線(xiàn)配合尋址訪(fǎng)問(wèn)，從而完成1553B總線(xiàn)設備功能。在1553B總線(xiàn)消息傳遞時(shí)，發(fā)送或接收到的1553B消息存于接口芯片的共享RAM中，消息的寫(xiě)入和讀取由VXI總線(xiàn)A24地址方式尋址訪(fǎng)問(wèn)。