1553B總線(xiàn)遠程終端的FPGA程序設計

　　實(shí)際編程時(shí)，對1553B總線(xiàn)數據的解析響應在數據解析模塊.數據編碼模塊.主控模塊和軟件接口模塊的協(xié)調工作下完成，FPGA 內部各功能模塊的聯(lián)系如圖6所示.

　　FPGA中各模塊的詳細功能詳述如下：

　?。?）數據解析模塊：本模塊對總線(xiàn)上串行數字脈沖進(jìn)行接收并解析，數據解析模塊負責檢測命令字.數據字.狀態(tài)字的同步頭，1553B 總線(xiàn)的每一條消息都是從命令字開(kāi)始的，數據解析模塊在檢測到命令字同步頭后，將同步頭后邊的16位有效信息進(jìn)行串并轉換，經(jīng)過(guò)解析后，判定是否對該命令做出響應，若此命令是發(fā)給本RT終端的，則根據命令做出接收數據或發(fā)送數據的響應，若此命令不是發(fā)給本RT 終端的，則不做出任何響應.

　?。?）數據編碼模塊：本模塊在接收到數據發(fā)送命令時(shí)進(jìn)行工作，主要完成對發(fā)送數據的曼徹斯特Ⅱ型雙電平編碼.

　?。?）主控模塊：本模塊控制各模塊協(xié)調工作，為各模塊提供正常工作的時(shí)鐘信號，當數據解析模塊接收到的是接收數據命令時(shí)，將數據解析模塊解析得到的數據字存儲到一個(gè)雙口RAM中，記為RAM1,等待CPU前來(lái)讀取，RAM1 被劃分為32 個(gè)區域，對應此RT 終端的32 個(gè)子地址；當數據解析模塊接收到的是發(fā)送數據命令時(shí)，將CPU事先存儲在另一個(gè)雙口RAM中的數據發(fā)送給數據編碼模塊，此雙口RAM 記為RAM0?RAM0 同樣被劃分為32個(gè)區域，對應RT終端的32個(gè)子地址.

　?。?）軟件接口模塊：本模塊是與CPU 通信的接口，當RAM1中某個(gè)區域存儲新的數據時(shí)，通知軟件前來(lái)讀取，當軟件向RAM0中某個(gè)區域寫(xiě)入數據后，通知FPGA軟件寫(xiě)入數據完畢.

　　4 試驗

　　試驗時(shí)，將程序下載至FPGA中，使用Quartus Ⅱ軟件自帶的邏輯分析儀觀(guān)察FPGA的通信性能，采用上海旋極公司提供的成品1553B 板卡和配套測試軟件與本文開(kāi)發(fā)的電路進(jìn)行通信，試驗證實(shí)：兩者通信結果正確無(wú)誤，滿(mǎn)足1553B總線(xiàn)通信要求，其中，A路總線(xiàn)接收數據的邏輯關(guān)系如圖7所示.

　　5 結語(yǔ)

　　本文介紹了1553B 軍用航空總線(xiàn)遠程終端通過(guò)FPGA 編程實(shí)現的方法，該程序通過(guò)調試之后可以很好的工作，完全可以滿(mǎn)足海軍某型號飛機某系統遠程終端1553B 總線(xiàn)通信的要求。將1553B 總線(xiàn)接口集成到FPGA 內，不但降低了成本，縮短了開(kāi)發(fā)周期，也減輕了機身的重量，具有非常重要的現實(shí)意義和良好的應用前景。