基于FPGA的視頻圖像分割技術(shù)設計與應用

數字硬盤(pán)錄像機是一種性?xún)r(jià)比很高的視頻監控解決方案，具有對圖像/語(yǔ)音進(jìn)行長(cháng)時(shí)間錄像、錄音、遠程監控和控制的功能，集合錄像機、畫(huà)面分割器、云臺鏡頭控制、報警控制、網(wǎng)絡(luò )傳輸等功能于一身，是目前市面上視頻監控系統的首選產(chǎn)品。在DVR系統中，需要在一個(gè)現實(shí)設備上同時(shí)顯示多個(gè)監控畫(huà)面，這樣可大大節省資源并便于工作人員監視，本文研究的內容就是這種圖像分割技術(shù)在FPGA上的實(shí)現。

FPGA是20世紀80年代由美國Xilinx公司首先推出的，它具有性能高、規模大、可重復編程、開(kāi)發(fā)投資小等優(yōu)點(diǎn)，在現代電子產(chǎn)品設計中應用廣泛。FPGA具有極高并行度的信號處理引擎，提供高性能的信號處理能力。在本設計中，就是要利用FPGA的高速性能對多路視頻信號進(jìn)行處理，從而簡(jiǎn)化硬件結構，提升DSP性能，使單片DSP實(shí)現16路CIF圖像實(shí)時(shí)編解碼成為可能。

1 圖像分割與合成

1.1視頻標準

FPGA處理的視頻數據由專(zhuān)用解碼芯片Tw2815輸出，符合ITU.RBT.656標準。ITU.RBT.656標準是在國際電信聯(lián)盟無(wú)線(xiàn)電通信部門(mén)656.4號建議書(shū)中提出，全稱(chēng)是工作在ITU.RBT.601建議(部分A)的4：2：2級別上的525行和625行電視系統中數字分量視頻信號的接口。實(shí)施這樣的標準是為了在525行和625行兩者間提供一種世界范圍兼容的數字化方法。數據信號編碼成8比特二進(jìn)制信息形式，格式如圖1所示。

由圖1可知ITU.RBT.656并行接口除了傳輸4：2：2的YCbCr視頻數據流外，還有行、列同步控制信號。一幀數據由525行(NTSC制式)或625行(PAL制式)、每行1728個(gè)字節的數據塊組成。每行數據中，有4個(gè)字節的EAV和SAV信號，前3個(gè)字節是前導數據，最后一個(gè)字節中包含本行數據信息。EAV/SAv包含了關(guān)于同步的所有信息。

1.2 割與合成原理

視頻圖像合成基于像素域，即將多路壓縮的源視頻編碼數據進(jìn)行解碼，將解碼后的YUv(或RGB)數據按照一定線(xiàn)性規則進(jìn)行排列，合并成一路ⅥⅣ(或RGB)數據，再將合并后的視頻數據進(jìn)行編碼12J。ITU.RBT.656標準YCbC，(4：2：2)格式中4：2：2的含義為Y信號與Cb、C，信號的數量比為4：2：2，即在有效視頻數據區域，每4個(gè)字節為一個(gè)宏像素點(diǎn)，其中包含2個(gè)Y信號，1個(gè)Cb信號和1個(gè)Cr信號。

要實(shí)現4畫(huà)面及16畫(huà)面顯示功能，就是要以宏像素為單位對原畫(huà)面像素按照1/4(或1/16)的比例進(jìn)行抽取，如圖2所示(以PAL制式一幀數據為例)。

通過(guò)上面的方法可以得到各視頻通道1/4(或1/16)畫(huà)面數據接下來(lái)的任務(wù)是將畫(huà)面合成并傳輸給DSP做編碼處理。通過(guò)實(shí)驗得到：對于TMS320DM6467芯片的VPIF(視頻設備接口)來(lái)說(shuō)，只要輸入視頻數據有效數據行內從EAV到SAV之間的字節數為一定值(可由DSP內部寄存器設置)，且行數滿(mǎn)足對應制式要求，DSP就能將其識別為一幀有效數據。這樣就能得到圖3所示的第一種畫(huà)面合成方法。這種方法雖然可行，但是可以看到，在有效數據區中每一行都由多個(gè)通道數據組成，在從內存讀取數據時(shí)通道切換頻繁。會(huì )給編碼和調試帶來(lái)困難。