基于CPCI總線(xiàn)的FPGA加載設計

　　4.2 參數模塊

　　由于以突發(fā)模式下載到Spartan-3E 的數據是以32 bit 為單位的，且三片FPGA 需要的參數各不相同，因此需要對下載到Spartan-3E 的數據進(jìn)行整理分類(lèi)，再根據不同需求，下載到三片FPGA 中去。

　　狀態(tài)參數的上傳與下載流程相反。

　　4.3 FPGA 加載模塊

　　DMA 方式下載到Spartan-3E 的32 bit數據在塊內是連續的，但是塊與塊之間是不連續的，為了保證FPGA 加載過(guò)程不中斷，在Spartan-3E 中需要一個(gè)FIFO 將數據進(jìn)行緩沖，從而保證BIT 數據流的連續性。為了確保加載數據在FIFO 中讀不空，在設計中當FIFO 中的可讀的數據大于一定門(mén)限的時(shí)候觸發(fā)加載邏輯，同時(shí)為了防止FIFO 寫(xiě)滿(mǎn)導致丟失數據，當FIFO中可讀的數據到達一定門(mén)限后，就不再請求DMA.通過(guò)這樣的保護，可以保證BIT 流加載文件在加載邏輯開(kāi)始后可以連續不斷的輸入給FPGA,直到FPGA 加載完成。

　　工控機按照32 bit 讀取BIT 文件存在Byte 翻轉的情況，下載到Spartan-3E 后需要再把32 bit的數據進(jìn)行翻轉過(guò)來(lái)，只需要用FIFO 讀時(shí)鐘32 倍頻的時(shí)鐘進(jìn)行計數，將FIFO 讀出的32 bit 數據按照翻轉的對應關(guān)系順序送出讀取即可滿(mǎn)足要求。

　　為了區分3片FPGA 的加載，設計兩比特的標志位，用以區分不同的FPGA.在加載FPGA 之前先通過(guò)軟件先下載兩比特標志位，配置模塊根據標志位，切換數據流向，從而可以配置3 片不同的FPGA.

　　5 軟件設計

　　PCI9656 芯片的驅動(dòng)程序從其配套的SDK 開(kāi)發(fā)包中獲取，工控機的控制軟件由C++語(yǔ)言完成，開(kāi)發(fā)環(huán)境基于Borland 公司的C++Builder6.

　　在PLX公司提供的軟件開(kāi)發(fā)包中，含有PCI9656與上位機通信的動(dòng)態(tài)庫文件Plxapi.dll.該文件包含了眾多函數，可以直接調用。在設計中用PlxIoPortWrite 和PlxIoPortRead 來(lái)實(shí)現突發(fā)數據的下載和上傳，用PlxDmaBlockTransfer來(lái)實(shí)現FPGA的配置數據流的下載和大量實(shí)時(shí)數據的上傳。

　　6 結語(yǔ)

　　本文提出了基于CPCI 總線(xiàn)的FPGA 動(dòng)態(tài)加載的設計與實(shí)現，在40 M 的工作時(shí)鐘下，在對同一塊FPGA 進(jìn)行加載時(shí)，加載速度可以達到JTAG 加載方式的10 倍之多。該設計可以對三片FPGA 芯片進(jìn)行快速穩定的下載，與常規PROM 加載方式相比有著(zhù)快速靈活的優(yōu)勢，對加載速度和實(shí)時(shí)性要求比較高的系統設計中，具有很強的可操作性和可借鑒性。