基于PCI總線(xiàn)的1553B總線(xiàn)接口卡設計

　　在航電系統的研制初期，通常要先在地面以微型計算機為基礎做各種仿真實(shí)驗。這使得用于各仿真系統的接口板的研制和革新工作便同時(shí)成為航電系統發(fā)展的一個(gè)重點(diǎn)。接口板的主要任務(wù)是實(shí)現航電系統的數據總線(xiàn)與PC機的數據總線(xiàn)之間的通信功能，這使PC機可以模擬航電系統數據總線(xiàn)上所掛接的實(shí)際子系統。PCI（Peripheral Component Interconnect）總線(xiàn)，即外圍部件互連總線(xiàn)，是一種先進(jìn)的高性能32／64位地址數據復用局部總線(xiàn)，可同時(shí)支持多組外圍設備。PCI局部總線(xiàn)不受制于處理器，為中央處理器及調整外圍設備提供一座橋梁，更可作為總線(xiàn)之間的交通指揮員，提高數據吞吐量，具有支持線(xiàn)性突發(fā)傳輸、極小的存取延誤、采用總線(xiàn)主控和同步操作、兼容性強等優(yōu)點(diǎn)。本文設計了一種基于PCI總線(xiàn)的接口板，其服務(wù)對象是MIL-STD-1553B總線(xiàn)，并編寫(xiě)其在Windows下的驅動(dòng)程序。

　　1 1553B總線(xiàn)協(xié)議

　　MIL-STD-1553B是一個(gè)關(guān)于數據總線(xiàn)電器特性和協(xié)議規范的軍事標準，這個(gè)標準規定了飛機內部數字式的命令／響應時(shí)分制多路數據總線(xiàn)的技術(shù)要求，也規定了多路數據總線(xiàn)的操作方式和總線(xiàn)上的信息流的格式以及電氣要求。其作用是提供一個(gè)在不同系統之間的傳輸數據和信息的媒介。

　　1553B數據總線(xiàn)以異步、命令／響應方式執行數據信息的傳輸，是一種計雙工通信方式，它有3種終端類(lèi)型：總線(xiàn)控制器（BC）、遠程終端（RT）和總線(xiàn)監視器（BM）。BC是總線(xiàn)上惟一被安排為執行建立和啟動(dòng)數據傳輸任務(wù)的終端，BC控制數據總線(xiàn)上所有數據信息的傳輸，任何時(shí)候總線(xiàn)上只有一個(gè)BC。RT是用戶(hù)子系統到數據總線(xiàn)上的接口，它在BC的控制下提取數據或吸收數據。MT“監控”總線(xiàn)上的信息傳輸，以完成對總線(xiàn)上的數據源進(jìn)行記錄和分析，但它本身不參與總線(xiàn)的通信。各終端之間信息傳輸方式有：BC到RT，RT到BC，RT到RT，廣播方式和系統控制方式。1553B數據總線(xiàn)上的信息流由消息組成，一個(gè)完整的消息包括命令字、數據字和狀態(tài)字3種類(lèi)型。每個(gè)字的字長(cháng)為20 b，其前3位為同步字頭，有效信息位是16位，最后一位是奇偶校驗位，采用奇校驗，消息字采用曼徹斯特Ⅱ型碼調制信號，所有消息格式都是基于前面所述的3種字類(lèi)型。

　　2 系統設計方案

　　系統設計分為2個(gè)部分：硬件電路的設計和軟件驅動(dòng)程序及應用程序的設計。

　　2．1 系統硬件設計

　　系統完整的硬件電路結構如圖1所示，主要包括1553B總線(xiàn)接口模塊、PCI總線(xiàn)接口模塊和邏輯控制模塊。系統設計主要實(shí)現1553B總線(xiàn)和PCI總線(xiàn)之間的通信，因為在1553B總線(xiàn)上傳輸的是雙極性差分信號，所以要對發(fā)送或接收的信號進(jìn)行電平轉換和相應的調制解調，1553B總線(xiàn)接口模塊即用來(lái)完成數據的組織和編碼或解碼。PCI總線(xiàn)接口模塊完成接口卡與上位機的通信。雙端口RAM作為2個(gè)模塊的數據中繼，邏輯控制模塊則將這2個(gè)模塊連接成為一個(gè)系統。上位機通過(guò)PCI總線(xiàn)接口模塊將欲發(fā)送的數據存入雙端口RAM中，邏輯控制模塊根據通信協(xié)議將數據送到1553B總線(xiàn)接口模塊，1553B總線(xiàn)接口模塊將此數據進(jìn)行組織和編碼，發(fā)送到1553B主總線(xiàn)上；或1553B總線(xiàn)接口模塊從主總線(xiàn)上接收到數據，進(jìn)行解碼并存放在存儲器。然后通知上位機，上位機通過(guò)PCI總線(xiàn)接口模塊從存儲器中取出數據以及本次1553B總線(xiàn)操作的狀態(tài)信息。

　　2．1．1 1553B總線(xiàn)接口模塊設計

　　1553B總線(xiàn)接口模塊主要包括1553B協(xié)議芯片、隔離變壓器和時(shí)鐘晶振。1553B協(xié)議芯片采用DDC公司的BU-61580，芯片包含2個(gè)低功耗的雙端收發(fā)器、協(xié)議邏輯、存儲器管理邏輯、處理器接口邏輯及4K×16 b內置共享靜態(tài)RAM以及直接面向主處理器的緩存接口組成，最多可擴展64K×16 b的外部RAM。協(xié)議芯片通過(guò)短截線(xiàn)與1553B主總線(xiàn)相連。而在協(xié)議芯片與短截線(xiàn)之間需要設置隔離變壓器，該隔離變壓器將1553B主總線(xiàn)與接口卡直流隔離，防止接口卡上產(chǎn)生的噪聲影響1553B主總線(xiàn)上的信號。

　　BU-61580功能上集成了BC／RT／BM一體化設計，可以編程設置BU-61580的配置寄存器來(lái)設定系統的工作方式，例如本系統中，通過(guò)軟件編程BU-61580配置寄存器1的位15為邏輯“1”，位14為邏輯“0”，可使BU-61580工作于RT方式。內存管理模式可選是BU-61580的RT的一大特點(diǎn)。為了下位機處理器可以方便的存取從給定地址接收有效的、完整的數據塊，保證為處理器提供最高程度的數據采樣一致連貫性，RT方式的內存管理采用雙緩沖模式，該模式下可以有選擇地將接收的廣播消息分解為非廣播消息。具體實(shí)現方法是為每一個(gè)接收到的消息提供2個(gè)32位的數據字塊，一個(gè)為激活的，另一個(gè)為停止的。當前命令結束后，BU-61580自動(dòng)切換該子地址的數據塊的激活區域與停止區域，這樣，當向同一子地址發(fā)送命令時(shí)，如果數據有效并且雙緩沖區允許，數據會(huì )保存到另一個(gè)數據塊中，而不會(huì )使上一次的數據被覆蓋。

　　與下位機連接方面，BU-61580的接口配置采用16位緩沖模式，它向下位機提供了一個(gè)直接共享RAM接口。在該模式下，BU-61580的數據、地址總線(xiàn)與主機的總線(xiàn)地址隔離，并且BU-61580的尋址空間限制在其內部RAM4K字的范圍內。

　　2．1．2 邏輯控制模塊設計

　　PCI總線(xiàn)接口模塊與1553B總線(xiàn)接口模塊之間的邏輯控制電路通過(guò)可編程邏輯器件和DSP實(shí)現?？删幊踢壿嬈骷捎昧薃ltera公司的EP1C 12B芯片，其主要實(shí)現地址譯碼、數據緩存、邏輯控制、握手連接和與BU-61580的協(xié)議轉換等功能。EP1C12B芯片內部的RAM資源作為雙端口RAM和BU-61580之間的數據通道。下位機主控單元DSP控制器采用TI公司的TMS320F2812，用于控制EP1C12B完成1553B總線(xiàn)接口模塊對雙端口RAM的數據吞吐。上位機對1553B協(xié)議芯片進(jìn)行操作時(shí)，相應的數據信號、地址信號和控制信號通過(guò)PCI總線(xiàn)發(fā)送到雙口RAM中。DSP控制FPGA從雙口RAM中取出該地址信號和控制信號進(jìn)行譯碼，產(chǎn)生對應的地址信號以及控制信號送到BU-61580。如果操作是向1553B主總線(xiàn)發(fā)送數據，則同時(shí)將數據信號送到BU-61580的數據線(xiàn)。一次讀寫(xiě)操作結束時(shí)，BU-61580將輸入FPGA的READY信號拉低，通知FPGA讀寫(xiě)操作結束。如果有中斷產(chǎn)生，則在輸入FPGA的INT引腳上產(chǎn)生中斷波形（下降沿或低電平）。根據BU-61580輸入FPGA的中斷信號、握手信號或數據信號等，FPGA相應產(chǎn)生上位機需要的中斷信號、握手信號、插入等待信號和數據信號等，送到PCI總線(xiàn)上。

　　2．1．3 PCI總線(xiàn)接口模塊

　　PCI總線(xiàn)接口模塊包括PCI協(xié)議芯片及其配置電路。PCI協(xié)議定義了嚴格的電氣特性和時(shí)序要求，其接口電路實(shí)現難度大，采用專(zhuān)用的PCI接口芯片，可以避開(kāi)復雜的PCI協(xié)議的細節設計，大大縮短開(kāi)發(fā)周期。本系統選用的是PLX公司生產(chǎn)的PCI9052接口芯片作為PCI總線(xiàn)控制器，實(shí)現接口卡與PCI總線(xiàn)的橋接。