引領(lǐng)28nm FPGA“智”造時(shí)代

　　電子業(yè)的四大趨勢

　　隨著(zhù)我國政府“十二五”規劃的逐步推行，無(wú)線(xiàn)通信、新能源、集成電路、醫療保健等領(lǐng)域的技術(shù)創(chuàng )新倍受關(guān)注。為實(shí)現由“中國制造”向“中國創(chuàng )造”和“中國智造”的轉型與升級，新趨勢對電子產(chǎn)業(yè)提出了新的要求。

　　賽靈思(Xilinx)公司全球總裁兼CEO(首席執行官) Moshe Gavrielov認為，中國市場(chǎng)乃至全球范圍內，有四大趨勢是推動(dòng)其業(yè)務(wù)不斷增長(cháng)并將長(cháng)期存在的市場(chǎng)發(fā)展因素。

　　第一，永不滿(mǎn)足的帶寬需求。尤其是智能手機、高清視頻等應用帶來(lái)的無(wú)線(xiàn)和有線(xiàn)通信領(lǐng)域信息流量的爆炸式增長(cháng)。

　　第二，無(wú)處不在的連接計算需求。隨著(zhù)信號處理、數據處理和基于IP的連接進(jìn)入幾乎每一個(gè)我們可以想象的電子設備中，機對機通信對連接計算的需求越來(lái)越多。

　　第三，持續擴大的市場(chǎng)應用海洋。數以百萬(wàn)計的新的消費者需要以低成本享受現代化的便利，低成本創(chuàng )新的市場(chǎng)因而加大。

　　第四，可編程勢在必行。成本因素正持續驅動(dòng)著(zhù)電子產(chǎn)業(yè)從ASIC/ASSP定制化及標準化設計，轉向前期NRE(非重復工程成本)成本可以忽略不計和風(fēng)險較低的可編程平臺。

　　在這個(gè)連接能力無(wú)限強、嵌入式應用無(wú)限多、計算能力無(wú)限大的時(shí)代，是否有創(chuàng )新/“智”造的規律可循?

　　“上市時(shí)間”比“上市成本”更重要

　　在半導體業(yè)，通常認為，IC追求sooner,better,cheaper(更快、更好、更便宜)。在產(chǎn)業(yè)各個(gè)階段(上升期、成熟期和下降期)，這三點(diǎn)的重要性不同。因此產(chǎn)品差異化的含義也不同。

　　但是作為一家“智”造公司，更快比更便宜重要。例如蘋(píng)果公司的商業(yè)模式之一是上市時(shí)間(Time to Market)比上市成本(Time to Cost)更重要。即誰(shuí)先到市場(chǎng)，誰(shuí)就有話(huà)語(yǔ)權。因為消費者已經(jīng)接受了這個(gè)概念(包括價(jià)格)，因此后來(lái)者價(jià)格不容易高過(guò)前者，只能更低。

　　因此第一個(gè)出來(lái)，往往利潤最高。并且第一個(gè)賣(mài)家決定了這類(lèi)產(chǎn)品的價(jià)格。但是過(guò)去我們的觀(guān)念是“me too”(模仿)。不斷把價(jià)格壓低，幾年下來(lái)產(chǎn)品的利潤被榨干。

　　究其原因，摩爾定律(圖2)告訴我們，未來(lái)18個(gè)月，集成電路(IC)將集成更多的晶體管，因此在價(jià)格上會(huì )有更便宜的IC產(chǎn)品，會(huì )有更多的功能集成在IC中。

　　FPGA高利潤的奧秘

　　摩爾定律不僅為傳統的IC業(yè)提出了挑戰(晶體管密度和性能)，更帶來(lái)NRE的挑戰。當IC制造的特征尺寸不斷縮小時(shí)，ASIC/ASSP(專(zhuān)用集成電路/專(zhuān)用用標準產(chǎn)品)的首次開(kāi)工率在降低，取而代之的是FPGA(現場(chǎng)可編程邏輯器件)等可編程平臺的應用。這是因為可編程平臺具有靈活性高的突出特點(diǎn)，適用于廣泛的應用領(lǐng)域。隨著(zhù)半導體制程技術(shù)向28nm的演進(jìn)，使FPGA的功耗和制造成本都在大幅降低，相比之下，采用先進(jìn)制程的ASIC/ASSP的成本卻在不斷提高(圖3)，因此越來(lái)越多的新設計轉向FPGA平臺。

　　再轉到一個(gè)話(huà)題：當今哪類(lèi)半導體利潤最高?通常認為是高性能模擬器件。但這兩年的調查令人難以置信，竟然是可以大批量制造的數字器件——FPGA(如表1)。

　　究其原因，EDA(電子設計自動(dòng)化)工具廠(chǎng)商Mentor Graphics公司的董事長(cháng)兼CEO(首席執行官)Walden C. Rhines分析認為，FPGA廠(chǎng)商的差異化做得好，因此更換FPGA供應商的難度最大!具體來(lái)看，體現在產(chǎn)品的差異化、基礎架構和生態(tài)環(huán)境等方面。產(chǎn)品差異化方面，FPGA廠(chǎng)商有高效的架構，具有法律約束(專(zhuān)利組合和版權)，在每個(gè)工藝節點(diǎn)率先產(chǎn)品上市?；A架構方面，不同供應商提供自己特殊的IP組合，用戶(hù)會(huì )對某些設計架構產(chǎn)生熟悉性和依賴(lài)性。生態(tài)環(huán)境方面，FPGA廠(chǎng)商都有專(zhuān)門(mén)的第三方IP開(kāi)發(fā)者，獨立的應用支持和培訓教育體系。

　　既然FPGA有較高利潤，為何FPGA廠(chǎng)商的數量卻不多呢?賽靈思亞太區銷(xiāo)售及市場(chǎng)副總裁楊飛解釋為FPGA的門(mén)檻高：FPGA廠(chǎng)商和普通的IC廠(chǎng)商相比，軟件工程師的比例很大，例如賽靈思公司60%~70%的研發(fā)人員是從事軟件工作的。不僅用于支持芯片架構，還因為FPGA的應用場(chǎng)景多樣復雜，專(zhuān)家式的服務(wù)很重要。

　　FPGA的28nm創(chuàng )新

　　賽靈思的愿景是在當今的市場(chǎng)發(fā)展趨勢下，為中國系統工程師提供一個(gè)基礎創(chuàng )新平臺。為此，賽靈思在四大關(guān)鍵技術(shù)領(lǐng)域做了巨大的投入，誕生了四大關(guān)鍵技術(shù)創(chuàng )新：

　　● 28nm工藝;

　　● SSI(堆疊硅片互聯(lián))技術(shù);

　　● EPP平臺(可擴展處理平臺);

　　● 混合信號集成技術(shù)。

　　其中，28nm是所有新產(chǎn)品的制程基礎。

　　2011年10月24日，TSMC(臺灣積體電路制造股份有限公司)宣布已經(jīng)開(kāi)始為客戶(hù)量產(chǎn)使用28nm工藝的晶圓，相關(guān)的客戶(hù)包括有AMD, Altera, Nvidia, Qualcomm及Xilinx等。TSMC中國區業(yè)務(wù)發(fā)展副總經(jīng)理羅鎮球2011年11月18日稱(chēng)，其月產(chǎn)能已達12萬(wàn)晶圓。

　　為了迎接28nm工藝時(shí)代，Xilinx早已未雨綢繆，此前于2011年3月發(fā)布了業(yè)界首款可擴展處理平臺(EPP)—ZYNQ嵌入式處理器，同月又全球首發(fā)了28nm高性能低功耗FPGA產(chǎn)品—Kintex-7，6月發(fā)布高性能FPGA產(chǎn)品—Virtex-7。在TSMC宣布量產(chǎn)28nm晶圓的第三天—10月26日，Xilinx宣布堆疊封裝產(chǎn)品(SSI)正式量產(chǎn)。

　　28nm FPGA助力中國“智”造

　　作為“十二五”規劃的一部分，我國正努力成為一個(gè)全球性的研發(fā)中心，并努力擴大內需及滿(mǎn)足全球市場(chǎng)的需求。

　　在當今時(shí)代，我們對芯片的要求將體現在以下兩個(gè)方面：平臺化，需要芯片和軟件兩部分，就像蓋房子一樣，研發(fā)人員可以用磚頭(芯片)和工程設備(開(kāi)發(fā)工具)建造各種建筑;低功耗技術(shù)成為芯片設計中追求的最重要的指標，低功耗條件下的高性能需要芯片設計工程師在電路設計上精雕細琢，并且采用先進(jìn)的半導體制程。

　　賽靈思一直注重軟硬件結合的產(chǎn)品推出，2008年推出了TDP(目標設計平臺)，2011年又發(fā)布了基于28nm的系列FPGA產(chǎn)品，可以說(shuō)為“智”造搭建了扎實(shí)的平臺，為工程師的靈感揮灑奠定了堅實(shí)的基礎。

　　28nm工藝的優(yōu)勢

　　工藝挑戰

　　今年10月，TSMC(臺積電)宣布其先進(jìn)的28nm工藝逐步實(shí)現量產(chǎn)，其中包括28nm高性能工藝(28HP)、28nm低功耗工藝(28LP)、28nm高性能低功耗工藝(28HPL)、以及28nm高性能移動(dòng)運算工藝(28HPM)。在28nm方面，TSMC將同時(shí)提供高介電層/金屬柵(HKMG，High-k Metal Gate)及氮氧化硅(SiON)兩種材料選擇，與40nm工藝相較，柵密度更高、速度更快、功耗更少。之所以選擇跳過(guò)32nm，是因為工藝都是基于服務(wù)客戶(hù)的需求。相較于32nm，28nm的柵密度顯然高出許多。同時(shí)考慮到客戶(hù)在高性能應用中對于速度以及無(wú)線(xiàn)移動(dòng)通訊對于低功耗方面的要求，分別推出以HKMG柵極工藝的28HP以及延續SiON柵極介電材料的28LP，相信會(huì )給客戶(hù)帶來(lái)更多在性能、功耗及成本方面的效益。

　　據TSMC負責研發(fā)的資深副總裁蔣尚義博士介紹，TSMC的HKMG用于28HP中的是全新的工藝，與40nm相較在相同漏電基礎上有50%的速度提升，相同速度基礎上漏電亦有大約50%的降低。盡管HKMG的工藝成本會(huì )增加，但是TSMC在每一代的工藝都會(huì )給客戶(hù)盡可能高的性?xún)r(jià)比。TSMC的28nm HKMG比一般32nm有更高的柵密度、更快的速度、更低的功耗，同時(shí)HKMG更進(jìn)一步降低了柵極的漏電。

　　2010年，TSMC已為客戶(hù)的28nm FPGA提供了先進(jìn)的硅穿孔(TSV, Through Silicon Via)以及硅中介層(Silicon Interposer)的芯片驗證(prototyping) 服務(wù)。憑借TSMC研發(fā)的TSV及與IC制造服務(wù)業(yè)者兼容的晶圓級封裝技術(shù)，TSMC承諾與客戶(hù)緊密合作開(kāi)發(fā)符合成本效益的2.5D/3D(2.5維/3維)集成電路系統整合方案。

　　如果用一個(gè)簡(jiǎn)單的量化標準來(lái)衡量28nm和40nm工藝的區別的話(huà)，集成度是傳統40nm工藝的兩倍。通過(guò)將更多功能單元集成在單一的系統級芯片上，企業(yè)可以大幅降低終端產(chǎn)品成本，并且可以制造出更小、更薄的產(chǎn)品。與傳統的40nm工藝相比，在指定速度下，28HPL的功耗最高可以減少一半(圖4)，部分設計的待機功率更可以低至30%，而速度上最高可以有將近80%的提升。

　　賽靈思的全新FPGA就是基于TSV技術(shù)的28nm新產(chǎn)品，賽靈思亞太區銷(xiāo)售及市場(chǎng)副總裁楊飛坦言這得益于28nm工藝技術(shù)——28nm高性能低功耗工藝(28HPL)。賽靈思推出了統一的Virtex架構，將整體功耗降低一半且具有高容量(200萬(wàn)邏輯單元)的7系列FPGA產(chǎn)品，不僅能實(shí)現出色的生產(chǎn)率，解決 ASIC 和 ASSP 等其他方法開(kāi)發(fā)成本過(guò)高、過(guò)于復雜且不夠靈活的問(wèn)題，使 FPGA 平臺能夠滿(mǎn)足日益多樣化的設計群體的需求。

　　設計挑戰

　　新工藝帶來(lái)新競爭優(yōu)勢的同時(shí)，將許多設計和制造上的挑戰也帶給業(yè)界，為此，要求設計者與EDA(電子設計自動(dòng)化)和晶圓廠(chǎng)之間保持良好的合作以應對全新的設計和制造挑戰。

　　談及SoC(系統級芯片)設計師在新的節點(diǎn)中將會(huì )遇到的工具和方法的轉變， Synopsys公司戰略聯(lián)盟總監Kevin Kranen認為，新節點(diǎn)面臨的挑戰各不相同：32nm和28nm的EDA工具需求相同，其所面臨的主要挑戰包括以下幾方面：

　?、庇捎赟iON柵極介質(zhì)厚度過(guò)薄難以控制，在降低柵極漏電和閾值變異性方面的挑戰;

　?、苍?93nm光刻基本限值下的挑戰;

　?、秤糜趨堤崛〉男鹿に囃負浣Y構建模方面的挑戰;

　?、垂芾韰诞愖冃?，尤其是在簽核期間異變性的挑戰。

　　賽靈思的楊飛承認，考慮到28nm時(shí)的掩膜成本比前一代工藝更高，同時(shí)賽靈思還要為芯片增加更多的性能和功能所帶來(lái)的芯片復雜度的提升、軟件效率的提升、更多的測試流程、開(kāi)發(fā)更多的解決方案(賽靈思目標設計平臺，TDP)，所以賽靈思在28nm節點(diǎn)的研發(fā)投入較其他企業(yè)會(huì )更高。但是，研發(fā)的高投入是可以通過(guò)更多的市場(chǎng)和應用來(lái)抵消掉。由于FPGA的可重新編程性，所以賽靈思不需要像ASIC/ASSP那樣針對細致化的市場(chǎng)或應用來(lái)開(kāi)發(fā)方案。因此，掩膜和研發(fā)成本就可以在許多不同的應用和市場(chǎng)中攤銷(xiāo)掉了。最新的SSI技術(shù)(堆疊硅片互聯(lián))可以有效地幫助賽靈思實(shí)現大型FPGA芯片的生產(chǎn)良率，從而降低成本并開(kāi)發(fā)出大型FPGA。因此相信在28nm節點(diǎn)或者更先進(jìn)的工藝上，FPGA是比ASIC和ASSP更具競爭優(yōu)勢的。

　　在降低設計總成本方面，賽靈思和Synopsys合作采取并收到明顯效果的3項措施如下：

　?、碧峁┖细竦臉藴试?、內存和接口IP;

　?、差A測試流程的優(yōu)化;

　?、晨焖僭秃虵PGA。

　　賽靈思28nm工藝平臺產(chǎn)品家族

　　以Virtex為統一架構基礎，賽靈思將其28nm FPGA產(chǎn)品劃分三個(gè)系列：低端的Artix-7，中端的Kintex-7和高端的Virtex-7。相比于賽靈思之前的Virtex和Sparten兩大架構，7系列FPGA共享統一架構，并且采用TSMC高性能、低功耗(HPL)28nm工藝制造而成，具有優(yōu)秀的可擴展性和高效的生產(chǎn)率，能夠在A(yíng)rtix-7、Kintex-7與Virtex-7 FPGA系列之間方便地進(jìn)行移植，系統制造商能夠對成功設計方案輕松進(jìn)行擴展，以滿(mǎn)足更低成本、更低功耗或更高性能的要求。

　　這三個(gè)系列將幫助賽靈思贏(yíng)得更大的ASIC和ASSP市場(chǎng)份額，深入地打入從低功耗醫療設備到最高性能的有線(xiàn)和無(wú)線(xiàn)網(wǎng)絡(luò )設備更為廣闊的垂直市場(chǎng)。另外，在28nm工藝平臺之上，賽靈思還推出可擴展處理平臺的Zynq產(chǎn)品系列，并配合相應的ISE軟件開(kāi)發(fā)環(huán)境。

　　三大產(chǎn)品系列

　　Kintex-7：低功耗及良好性?xún)r(jià)比

　　2011年3月，賽靈思全球第一款28nm產(chǎn)品——Kintex-7 325T FPGA發(fā)貨。

　　借助新的中端系列Kintex-7，賽靈思現在能夠為市場(chǎng)提供高性?xún)r(jià)比的FPGA產(chǎn)品。Kintex-7器件的性能比Artix-7 FPGA高40%，比Spartan-6快得多。Kintex-7系列器件的價(jià)格和功耗將是Virtex-6 FPGA的一半，但性能和功能等同。

　　Kintex-7器件特別受要求成本效益的信號處理應用的歡迎，是實(shí)施長(cháng)期演進(jìn)(LTE)無(wú)線(xiàn)射頻和基帶子系統的理想選擇。配合賽靈思近期發(fā)布的第四代部分可配置技術(shù)，7系列的用戶(hù)可以進(jìn)一步降低功耗和成本，實(shí)現毫微微基站、微型基站和一般基站的廣泛部署。這些器件的串行連接性能、存儲性能和邏輯性能非常適合于大規模有線(xiàn)通信，比如把高速網(wǎng)絡(luò )帶到小區和每家每戶(hù)的10G無(wú)源光網(wǎng)絡(luò )(PON)光線(xiàn)路終端(OLT)線(xiàn)卡。

　　此外，Kintex-7 FPGA還適用于消費電子市場(chǎng)上的高清3D平板顯示器、用于新一代廣播視頻點(diǎn)播系統的互聯(lián)網(wǎng)視頻協(xié)議橋、軍用航電需要的高性能圖像處理系統和支持多達128個(gè)高分辨率信道的超聲設備。

　　Virtex-7：支持下一代高帶寬系統

　　2011年6月，Virtex-7的首款產(chǎn)品Virtex-7 485T面世。

　　Virtex-7 FPGA專(zhuān)門(mén)針對需要最高性能和最高帶寬連接功能的通信系統進(jìn)行了精心優(yōu)化，相對前代FPGA系統在容量翻番的同時(shí)，實(shí)現了30%的系統性能提升和50%的功耗下降。Virtex-7 FPGA 具有200萬(wàn)個(gè)邏輯單元、85Mb內存、6.7Tb-MACS DSP吞吐量、2.8Tb/s串行帶寬以及完全集成的靈活混合信號功能，非常適用于最高性能的無(wú)線(xiàn)、有線(xiàn)、廣播基礎設備、航空航天與軍用系統、高性能計算以及ASIC原型設計與仿真應用領(lǐng)域。

　　Virtex-7系列由T、XT和HT器件組成，可滿(mǎn)足不同的市場(chǎng)需求。

　　Artix-7：低功耗和低成本

　　Artix-7預計2012年上半年面市。新系列Artix是英文arctic(北極)的諧音，象征著(zhù)該產(chǎn)品將有極低功耗(熱量)。

　　作為入門(mén)級產(chǎn)品，新Artix-7系列具有最低的絕對功耗和成本，并采用小尺寸封裝，密度為20,000到355,000邏輯單元。該器件的價(jià)格比Spartan-6 FPGA低35%，速度快30%，功耗低50%。從Spartan-6 FPGA轉移到Artix-7器件，設計人員可以實(shí)現將靜態(tài)功耗降低85%并將動(dòng)態(tài)功耗降低35%。

　　Zynq：可擴展處理平臺

　　賽靈思2011年3月推出了全球第一個(gè)可擴展處理平臺Zynq系列，為嵌入式領(lǐng)域注入了一股新鮮血液，徹底打破了傳統嵌入式處理器的性能瓶頸。

　　Zynq-7000產(chǎn)品系列，集基于A(yíng)RM Cortex-A9 MPCore處理器的完整片上系統(SoC)和集成28nm可編程邏輯為一體，專(zhuān)為要求高處理性能的嵌入式系統而構建，其目標市場(chǎng)包括汽車(chē)駕駛員輔助、智能視頻監控、工業(yè)自動(dòng)化、航空航天與軍用、廣播以及新一代無(wú)線(xiàn)應用等。

　　ISE 13提升效率

　　當今芯片的架構設計/平臺成為必然，包括芯片和軟件兩部分，軟硬結合是架構設計最主要的特征。因此，7系列的推出也伴隨著(zhù)軟件開(kāi)發(fā)環(huán)境的創(chuàng )新。

　　賽靈思ISE Design Suite 13設計套件，專(zhuān)門(mén)針對最新28nm 7系列FPGA，ISE 13致力于讓客戶(hù)最大限度地利用有限的時(shí)間和設計資源實(shí)現最大的生產(chǎn)力。

　　ISE 13在CORE Generator系統中提供了AXI(Advance extensible Interface，先進(jìn)的可擴展接口)互聯(lián)支持，以構建性能更高的點(diǎn)對點(diǎn)架構。設計團隊如果構建了自己的符合AXI協(xié)議的IP(知識產(chǎn)權)，那么就能利用可選的AXI BFM(總線(xiàn)功能模型)驗證IP仿真AXI互聯(lián)協(xié)議，從而可輕松確保所有接口處理都能正確運行。賽靈思ISE 13還為設計人員帶來(lái)了強大的PlanAhead設計環(huán)境和分析工具。

　　堆疊硅片互聯(lián)：FPGA邁向3D

　　超越摩爾定律

　　長(cháng)期以來(lái)，摩爾定律因其驚人的準確性，成為半導體行業(yè)發(fā)展的準則和軌跡。但是，單單依靠摩爾定律，可控的功耗和代工廠(chǎng)良率無(wú)法滿(mǎn)足市場(chǎng)對資源無(wú)止境的需求。為此，賽靈思找到了一個(gè)新的思路—堆疊硅片互聯(lián)(SSI)技術(shù)，加上與伙伴合作的技術(shù)/工藝，使賽靈思成為挑戰3D(三維封裝)FPGA的先鋒，可以為市場(chǎng)推出一種能夠應對當下挑戰的可行的可編程解決方案。

　　2011年10月，賽靈思橫空出世了堪稱(chēng)世界最大容量FPGA—Virtex-7 XC7V2000T，為業(yè)界首批堆疊硅片架構的FPGA產(chǎn)品，其包含68億個(gè)晶體管，共200萬(wàn)個(gè)邏輯單元(相當于2000萬(wàn)個(gè)ASIC門(mén))。據賽靈思公司全球高級副總裁、亞太區執行總裁湯立人介紹，Virtex-7 XC7V2000T不僅僅是晶體管數最大的FPGA產(chǎn)品，同時(shí)也是截至目前半導體歷史上集成晶體管數最多的單個(gè)IC—這不僅僅是摩爾定律的延續，更是對摩爾定律的超越。

　　因此，3D FPGA有望在一些領(lǐng)域內逐步取代ASIC和ASSP。湯立人稱(chēng)，Virtex-7 2000T FPGA標志著(zhù)賽靈思創(chuàng )新和行業(yè)協(xié)作史上的一個(gè)重大里程碑。對于客戶(hù)而言，其重大意義在于如果沒(méi)有SSI技術(shù)，至少要等演進(jìn)到下一代工藝技術(shù)，才有可能在單個(gè)FPGA中實(shí)現如此大的晶體管容量?，F在，有了Virtex-7 2000T FPGA，客戶(hù)能立即為現有設計增添新的功能，不必采用ASIC，單個(gè)FPGA解決方案就能達到3~5個(gè)FPGA解決方案的功能，因而可大幅降低成本?；蛘攥F在就可以開(kāi)始采用賽靈思的最大容量FPGA進(jìn)行原型設計和構建系統仿真器。這和通常的更新?lián)Q代速度相比，至少可以提前一年時(shí)間。

　　SSI技術(shù)

　　新的SSI技術(shù)使賽靈思能夠為當代工藝技術(shù)帶來(lái)下一代的高密度性能，有望改善容量和集成度，節約PCB(印制電路板)板級空間，進(jìn)一步提高產(chǎn)量。Virtex-7 XC7V2000T主要架構如圖6所示。

　　1. FPGA核心

　　最上層為FPGA核心層，采用4個(gè)含50萬(wàn)邏輯單元的28nm FPGA核心(切片)肩并肩排布，而非采用2個(gè)含100萬(wàn)邏輯單元的或單個(gè)200萬(wàn)邏輯單元的FPGA核心。原因在于當IC的規模和復雜度不斷提升的同時(shí)，其良品率將受到一定程度的影響。此種設計能在保證良品率的同時(shí)，提高邏輯單元數目。

　　2. 微凸塊

　　微凸塊并非直接連接于封裝，而是互聯(lián)到SSI技術(shù)最關(guān)鍵的部分——無(wú)源硅中介層，進(jìn)而連接到相鄰的芯片。這種設置方法能夠避免微凸塊受到靜電放電的影響，從而帶來(lái)巨大優(yōu)勢。通過(guò)芯片彼此相鄰，并連接至球形柵格陣列，該器件避免了采用單純的垂直硅片堆疊方法出現的熱通量、信號完整性和設計工具流問(wèn)題。

　　3. 硅中介層

　　SSI技術(shù)設置了一個(gè)65nm工藝的無(wú)源硅中介層，其本質(zhì)類(lèi)似于IC內部的互連線(xiàn)，在芯片外部實(shí)現了芯片間的直接互聯(lián)。這樣解決了傳統方式所帶來(lái)的問(wèn)題，將單位功耗芯片間連接帶寬提升了100倍以上，時(shí)延減至五分之一，也不會(huì )占用任何高速串行或并行I/O資源。而且，硅片中的芯片連接數量大大超過(guò)系統級封裝。而且這種方法的最大優(yōu)勢還在于節能性。通過(guò)SSI技術(shù)連接芯片，其功耗遠遠低于通過(guò)大線(xiàn)跡、封裝或電路板連接的方式。