如何降低便攜式設備的待機功耗

隨著(zhù)便攜式設備中新功能的不斷增加，節省功率的創(chuàng )新設計解決方案變得越來(lái)越重要。而對設備更長(cháng)運行時(shí)間的需求也極大地影響著(zhù)消費者的購買(mǎi)選擇和一些關(guān)鍵任務(wù)的設計選擇。本文討論的技術(shù)可以應對便攜式設備電源管理設計在內核電壓、能耗管理和電池壽命等方面所面臨的挑戰。

處理器內核在全功率模式下的功耗與工作頻率和Vcore²成比例。根據處理器的工作頻率，內核電壓可被動(dòng)態(tài)和精確地調節到較低限值，從而達到降低功耗的目的。

在待機模式下，由于微處理器或DSP的內核通常呈阻抗特性，因此電源管理沒(méi)有在全功率模式下那么復雜。電壓主要用于維持存儲器和寄存器的狀態(tài)。由于較新的內核設計都采用較低的電壓，因此消耗的電流也較少，可以顯著(zhù)改善待機時(shí)的功耗。

本文將介紹如何利用非常簡(jiǎn)單的電壓調節技術(shù)以及Micrel公司MIC2214芯片上的TTL兼容邏輯輸入來(lái)有效地降低待機時(shí)的功耗。

用于蜂窩電話(huà)和PDA基帶及DSP的雙LDO

MIC2214是一個(gè)帶有開(kāi)漏驅動(dòng)器和上電復位電路的雙 μCap低壓降線(xiàn)性調節器。第一個(gè)穩壓器可以提供150mA的電流，第二個(gè)穩壓器最多可以提供300mA電流，并包含上電復位功能。MIC2214的地電流非常低，每個(gè)LDO只有24μA。MIC2214有一個(gè)兼容TTL邏輯的使能引腳，可使芯片進(jìn)入零關(guān)斷模式電流狀態(tài)，因此在不工作時(shí)幾乎不消耗電流。固定電壓輸出的MIC2214采用3 x 3 MLF 封裝，而可調電壓輸出的MIC2214則采用4 x 4 MLF 封裝形式。

圖1是帶可調輸出電壓的MIC2214內部方框圖。SW引腳在內部驅動(dòng)一個(gè)NMOS門(mén)。當SW低時(shí)，DRV開(kāi)路；當SW高時(shí)，DRV短接到地。

利用MIC2214可實(shí)現輸出電壓調節，電路如圖2所示。通過(guò)將TTL兼容的SW引腳置高或置低，輸出電壓可以在兩個(gè)輸出電壓值之間變化(見(jiàn)表1)。

SW

DRV

VOUT

0

Open

VOUT LOW = 1.25 (R1+R2)/R2

1

Short to GND

VOUT HIGH = 1.25 (RA+R1)/RA

其中Eq1：RA = R2*R3/(R2+R3)

采用以下電阻值時(shí)對上述電路進(jìn)行測試。

R1= 50kΩ

R2= 255kΩ

R3= 210kΩ

圖2:利用MIC2214調節輸出電壓。

集成在MIC2214內的開(kāi)關(guān)(參考圖2)具有幾百毫歐級的RDS(開(kāi))，因此在計算輸出電壓時(shí)可以忽略不計。不過(guò)在選擇電阻時(shí)，應仔細選用阻值在100kΩ范圍內的的電阻。如采用上述R1、R2和R3的阻值，將得到：

Vout low = 1.5V

以及 Vout high= 1.8V

圖3所示當SW引腳置高時(shí)，輸出電壓從1.5V到1.8V的變化。

圖3:SW引腳置高時(shí)(CH4)，輸出電壓從1.5V到1.8V的變化。

如前所述，數字處理器的內核在待機狀態(tài)時(shí)呈阻性。如果內核上加1.8V電壓，并且只需1mA的載流，那么阻抗就是1800Ω。當內核加1.5V電壓，需要電流則更小。功耗也因此從1.8mW下降到1.25mW，下降幅度達30%，從而可以延長(cháng)30%的待機時(shí)間。

總之，隨著(zhù)便攜式設備中新功能的不斷增加，節省功率的創(chuàng )新設計解決方案將變得越來(lái)越重要。此外，對更長(cháng)通話(huà)和運行時(shí)間的需求將驅動(dòng)消費者的購買(mǎi)選擇和一些關(guān)鍵任務(wù)的設計選擇。本文討論的技術(shù)可以成功運用于待機時(shí)間超過(guò)80%的基帶處理器。該技術(shù)同樣可以滿(mǎn)足那些必須工作，但又有很多時(shí)間處于待機狀態(tài)的應用處理器的內核電壓要求，例如照相機加速器DSP。