EPS節能方案

3.1.2 動(dòng)態(tài)電壓調節（DVS）技術(shù)

對成不同的組合，調節時(shí)便根據實(shí)際需要挑選最適用的電壓/頻率組合。己可提供多款電源管理集成電路PMIC，其中包括可支持DVS模式的LP3906、LP3907，以及可支持DVS和AVS兩種模式的LP5550、P5551及LP5552。動(dòng)態(tài)電壓調節（DVS）技術(shù)可以節省耗電及能源，還為供電電壓預留一些額外的空間，以支持不同上藝及溫度的系統，這個(gè)預留的額外中間雖然足以應付最環(huán)的情況，但實(shí)際應用時(shí)便會(huì )浪費較多耗電。我們只要關(guān)閉系統的電源供應環(huán)路，控制環(huán)路便可靈活調節操作電壓，并將之降至最低，以便盡量節省能源。PowerWise技術(shù)便是利用這個(gè)方法節能。

3.2 PowerWise特征

PowerWise接口（PW）可以支持智能的能源管理系統PowerWise是一種針對系統整體需要的能源管理技術(shù)，確保以電池供電的電子產(chǎn)品可利用自適應電壓調節（AVS）技術(shù)以及控制不同狀態(tài)的切換。PowerWise技術(shù)采用閉環(huán)AVS系統搭配高速的串行電源管理總線(xiàn)，確保處理器無(wú)論在任何時(shí)候，以任何頻率操作，都可采用最低的電壓，以便將動(dòng)態(tài)能耗降至最低。

PowcrWise技術(shù)也可為處理器的電位阱提供偏壓。由于供電電壓Vdd已調低：以減少動(dòng)態(tài)損耗，晶體管的閾值電壓也必須調低，以確保驅動(dòng)電壓可以保持在較高的水平，但缺點(diǎn)是漏電與靜態(tài)功率損耗會(huì )增加。我們只要為電位阱提供反向偏壓，漏電便會(huì )減少。此外，以同—供電電壓（Vdd）為例來(lái)說(shuō)，我們也叫為電位阱提供正向偏壓，以提高驅動(dòng)電壓。

可以支持PowcrWise閉環(huán)AVS功能的標準系統配置必須有以下的基本元件：內置于處理器之內的先進(jìn)電源控制器、設有PWI從屬器的電源管理集成電路，以及將兩者連接一起的雙線(xiàn)PWI串行總線(xiàn)。電源管理集成電路負責為處理器提供個(gè)同的電壓，電壓大小則由先進(jìn)電源控制器內的PWI主控器負責調節，辨法是由主控器將有關(guān)的命令傳往PWI從屬器，再由相關(guān)的電路進(jìn)行調節。

先進(jìn)電源控制揣負責接收主處理脂的命令，為電壓控制過(guò)程提供一個(gè)不受處理器影響的操作環(huán)境，以及實(shí)時(shí)跟蹤邏輯電路的操作速度。先進(jìn)電源控制器永遠處于戒備狀態(tài)，不斷監測系統的一切參數，例如，系統溫度、負載、瞬態(tài)、工藝及其他有關(guān)的變動(dòng)都會(huì )受到監測？每當先進(jìn)電源控制器收到有關(guān)頻率即將轉變的消息，便會(huì )先行作出研判，以確定若以新頻率操作，系統最少需要多少供電才叫可穩定操作。整個(gè)過(guò)程由閉環(huán)電路負責監控，例如先進(jìn)電源控制器先將電電調節命令經(jīng)由PWI接口傳送到PWI從屬器，然后再由伺服裝置將電壓調節到適當的水平。

圖3為典型的利用PowcrWise技術(shù)降低耗能的芯片LP5552所具結構示意框圖。其技術(shù)參數如下。

LP5552輸出數目為7。輸出電壓及電流有：2個(gè)降壓穩壓器為0.8v to 1.235v輸出電壓，800mA的輸出電流；5個(gè)降壓穩壓器為0.8v to 3.3v輸出電壓，高達250mA的輸出電流。

輸入電壓范圍為2.7V至4.8V。接口為PWl 2.0。封裝為micro SMD-38。

3.3 PowerWise技術(shù)應用

PowerWise技術(shù)是先進(jìn)的能源管理解決方案，主要針對當前和未來(lái)受能源所限制的數字設備，適用于雙內核處理器、手機、便攜式收音機、個(gè)人數字助理、以電池供電的電子產(chǎn)品以及便攜式設備?？蓪底痔幚砥鞯哪芎慕档?0%，從而延長(cháng)電池壽命、支持更多功能和改善使用者的體驗。PowerWise采用自適應電壓調節（AVS）和閾值電壓調節等技術(shù)，將數字邏輯集成電路的工作和泄漏功耗自動(dòng)降至最低，同時(shí)保持最小的系統開(kāi)銷(xiāo)。

PowerWise技術(shù)提供在單芯片系統和支持組件之間的一種優(yōu)化的閉環(huán)回路，而無(wú)需CPU干涉。嵌入式PowerWise技術(shù)因為可以合成，所以可不受處理器影響。

4 結語(yǔ)

除上述選擇節能芯片和利用利用智能電源管理技術(shù)節省能源二個(gè)方面之外，需指出的是對于下不同類(lèi)型的產(chǎn)品其節能技術(shù)方式也有所不同。而電源排序技術(shù)的應用也是一種較為理想之方案。因為在很多大功率系統中，空間和冷卻系統的成本都很高。因此，就任何POL轉換器而言，做到緊湊、高效率并具有低靜態(tài)電流以滿(mǎn)足新的“綠色”標準都是極端重要的。另外，很多微處理器和數字信號處理器（DSP）都需要一個(gè)內核電源和一個(gè)輸入/輸出（1/( )）電源，這些電源在啟動(dòng)時(shí)必須排序。設計人員必須考慮加電和斷電操作時(shí)內核和I/O電壓源的相對電壓和時(shí)序，以符合制造商的性能規格要求。沒(méi)有恰當的電源排序，就可能出現閉鎖或過(guò)大的電流消耗，這有可能導致微處理器I/O端口損壞，或存儲器、可編程邏輯器件（PLD）、現場(chǎng)可編程門(mén)陣列（FPGA）、數據轉換器等支持性器件的I/O端口損壞。