用于負高壓軌的隔離式低端電流監控器

電路功能與優(yōu)勢

圖1所示的完全隔離電路可監控?48 V獨立通道的電流，精度優(yōu)于1%。負載電流流經(jīng)位于電路外部的分流電阻。分流電阻值應適當選擇，使得在最大負載電流時(shí)分流電壓約為50 mV。

AD7171 的測量結果以數字碼形式通過(guò)一個(gè)簡(jiǎn)單的2線(xiàn)SPI兼容型隔離串行接口提供。隔離由四通道隔離器 ADuM5402 提供。除了隔離輸出數據以外，數字隔離器ADuM5402還為電路提供隔離+3.3 V電源。

這一器件組合實(shí)現了一款精確的高壓負供電軌電流檢測解決方案，具有器件數量少、低成本、低功耗的特點(diǎn)。測量精度主要取決于電阻容差和帶隙基準電壓源的精度，典型值優(yōu)于1%。

圖1. 用于負高壓軌的低端電流監控器（未顯示去耦和所有連接）

電路描述

該電路針對最大負載電流IMAX下50 mV的滿(mǎn)量程分流電壓而設計。因此，分流電阻值為 RSHUNT = (50 mV)/(IMAX)。

運算放大器級的“地”連接到共模源電壓(?48 V)。運算放大器級的電壓由“懸空”的5.6 V齊納二極管提供，該二極管偏置到約2 mA的電流，這樣便無(wú)需獨立電源。在無(wú)修改的情況下，該電路的源電壓范圍為?60 V至?10 V。

U1A將分流電壓放大49.7倍，其中G = 1 + R3/R2。零漂移放大器 ADA4051-2 的失調電壓很低（最大值15 μV），對測量的誤差貢獻不大。50 mV的滿(mǎn)量程分流電壓從U1A產(chǎn)生2.485 V的滿(mǎn)量程輸出電壓（參考共模源電壓）。

U1B的反饋環(huán)路中有一個(gè)具有大VDS擊穿電壓(70 V)的N溝道MOSFET晶體管，它將U1A的輸出電壓施加于電阻R5兩端，所產(chǎn)生的電流流經(jīng)R6和R7。來(lái)自U1A的2.485 V滿(mǎn)量程電壓產(chǎn)生0.498 mA的滿(mǎn)量程電流，它在電阻R7兩端產(chǎn)生2.485 V的滿(mǎn)量程電壓。R7兩端的電壓施加于A(yíng)DC的AIN?。當MOSFET短路時(shí)，電阻R6和肖特基二極管D2為AD7171提供輸入保護。

注意，ADR381、AD7171和懸空齊納二極管的電源電壓由四通道隔離器ADuM5402的隔離電源輸出(+3.3 VISO)提供。

AD7171的基準電壓由精密帶隙基準電壓源ADR381提供。ADR381的初始精度為±0.24%，典型溫度系數為5 ppm/°C。

雖然AD7171 VDD和REFIN(+)都可以采用3.3 V隔離電源，但使用獨立的基準電壓源可提供更高的精度。隔離電壓下限為3 V，因此必須使用2.5 V基準電壓，以便提供充足的裕量。

AD7171 ADC的輸入電壓在A(yíng)DC的輸出端轉換為偏移二進(jìn)制碼。ADuM5402為DOUT數據輸出、SCLK輸入和PDRST輸入提供隔離。

經(jīng)過(guò)隔離電路之后，代碼在PC中利用SDP硬件板和LabVIEW軟件進(jìn)行處理。

圖2中的曲線(xiàn)圖顯示，受測試的電路在整個(gè)輸入電壓范圍（0 mV至50 mV）實(shí)現了0.3%的誤差。另外還比較了LabVIEW記錄的ADC輸出代碼與基于理想系統而計算的理想代碼。

圖2. 輸出和誤差與分流電壓的關(guān)系圖

為了計算這個(gè)理想代碼，必須就系統性能做出幾項假設。首先，運算放大器級必須準確地將輸入信號放大49.7倍。根據電阻容差(1%)不同，最差情況下此值的變化幅度為2%。其次，假設吸電流電阻(R5)與ADC輸入電阻(R7)完全相同。本電路中，這些電阻的容差為1%。由于它們具有相同值，因此匹配精度可能優(yōu)于1%。也可以使用容差更低的電阻，這將提高電路的精度和成本。

PCB上還安裝了其它幾項元件，它們對于電路的功能或性能并不重要，但為了確保用戶(hù)和硬件的安全必須使用。例如，如果Q1擊穿或短路，ADC、SDP板和用戶(hù)PC都可能受到較大負電壓的破壞。安全元件包括無(wú)源元件R6和D2，用于保護AD7171，以及四通道數字隔離器ADuM5402，用于保護SDP板上的電路和用戶(hù)PC。

PCB布局布線(xiàn)考慮

在任何注重精度的電路中，必須仔細考慮電路板上的電源和接地回路布局。PCB應盡可能隔離數字部分和模擬部分。本PCB采用四層板堆疊而成，具有較大面積的接地層和電源層多邊形。有關(guān)布局布線(xiàn)和接地的詳細論述，請參考教程 MT-031 ；有關(guān)去耦技術(shù)的信息，請參考教程 MT-101 Tutorial 。

AD7171和ADuM5402的電源應當用10 μF和0.1 μF電容去耦，以適當地抑制噪聲并減小紋波。這些電容應盡可能靠近相應器件，0.1 μF電容應具有低ESR值。對于所有高頻去耦，建議使用陶瓷電容。

應仔細考慮ADuM5402原邊和副邊之間的隔離間隙。EVAL-CN0188-SDPZ電路板通過(guò)拉回頂層上的多邊形或器件，并將其與ADuM5402上的引腳對齊來(lái)使該距離最大。

電源走線(xiàn)應盡可能寬，以提供低阻抗路徑，并減小電源線(xiàn)路上的毛刺效應。時(shí)鐘和其它快速開(kāi)關(guān)的數字信號應通過(guò)數字地將其與電路板上的其它器件屏蔽開(kāi)。