制作用于RF部件的快周轉PCB

　　這種精度對低頻電路沒(méi)有一點(diǎn)問(wèn)題，但RF電路一般需要50Ω的走線(xiàn)才能正常運行。部件體積越來(lái)越小，但物理定律不會(huì )改變。因此， 今天0.062英寸厚原型板上的一根微帶走線(xiàn)尺寸為0.11英寸寬，而30年前也是0.11英寸。但很多SMT（表面組裝技術(shù)）元件都要比其前代元件小得多，因此，用于RF原型的低成本雙面板似乎不適合于今天的小型SMT元件。

　　采用一種CPWG（接地共面波導）結構，可以在PCB上制作出50Ω的RF走線(xiàn)。CPWG結構可以制作出所需要的走線(xiàn)，其寬度小于微帶結構的走線(xiàn)。

　　將頂層板上的一塊接地銅箔靠近一個(gè)微帶線(xiàn)，就增加了微帶結構的電容。為做到補償并將整個(gè)結構保持在50Ω，必須降低中心走線(xiàn)寬度到某點(diǎn)，使之有更高電感。

　　如何設計出低成本和快速PCB工藝的CPWG結構？網(wǎng)上可以找到很多CPWG計算器，但當地層間距小于約走線(xiàn)寬度的30%?50%時(shí)，這些計算器就會(huì )失效，因為電路板上銅箔走線(xiàn)的高度成為了一個(gè)顯著(zhù)因素。它增加的電容超過(guò)了計算器的假設值。因此，這些計算器設計的走線(xiàn)有過(guò)高的電容，使之阻抗降低到50Ω以下。這些公式可回溯到很多年前的IC設計。

　　很多計算器中的公式已不能使用，因為今天的PCB板與IC有本質(zhì)區別。在PCB板上用窄的間距-中心線(xiàn)比率，正確地設計一個(gè)CPWG的最佳方式是使用一種全3維的電磁仿真器。本例提供了一些常見(jiàn)結構的值。

　　將走線(xiàn)最小間距保持在6 mil，我仿真、制作和測試了一個(gè)CPWG結構。對于常見(jiàn)的0.062英寸厚的FR-4 PCB材料，一根寬度為0.032英寸、間距為0.006英寸的走線(xiàn)最接近于50Ω。在6 GHz時(shí)，走線(xiàn)上的回波損耗優(yōu)于40 dB。

　　這種方案好于采用0.11英寸寬走線(xiàn)的方法，并兼容SMT元件。0603尺寸的SMT元件和常見(jiàn)的SMA（表面組裝組件）板邊連接器都能完美地配合這種線(xiàn)。圖1用做好的PCB比較了多種常見(jiàn)RF部件。對于焊盤(pán)尺寸大于0.032英寸走線(xiàn)寬度的部件，只要增加距頂層板接地面的間隙就能補償。例如，將距一只0805SMT焊盤(pán)的頂層間隙增加到大約0.008英寸，并將一個(gè)1206SMT元件焊盤(pán)的頂層間隙增加到0.012英寸，就可以防止焊盤(pán)電容過(guò)高。

　　為符合一般的設計規則，我在測試PCB上將銅箔從布好的電路板邊緣拉回0.01英寸。不過(guò)，這種拉回以及板邊安裝的連接器都為轉換增加了少量電感。在走線(xiàn)盡端的板邊連接器中間的粗管腳增加了額外電容，提供內置的電容補償。將管腳截短到原長(cháng)的約一半，可以獲得大致相當的電容，以平衡轉換電感。

　　CPWG結構需要走線(xiàn)下有一個(gè)實(shí)心接地層；在頂層走線(xiàn)下方的底層接地面上留下開(kāi)口，就為結構增加了一個(gè)不小的電感，降低了高頻性能。另外還需要用一些過(guò)孔，將頂層接地面與底層接地面“縫合”起來(lái)。這種縫合過(guò)孔的布放不要超過(guò)電路所用最高頻率波長(cháng)的八分之一。注意在頻率高于10 GHz時(shí)，0.1英寸間距就能很好地工作。

　　縫合過(guò)孔到中心走線(xiàn)的間距遵守相同的間距規則。走線(xiàn)上可以很容易布放足夠正常工作的過(guò)孔。

　　如果沒(méi)有足夠的過(guò)孔，則在S21的傳輸特性中會(huì )看到一個(gè)微小但是快速的0.5dB到1dB下降，而不是隨頻率的一個(gè)線(xiàn)性損失斜坡。用一臺VNA（矢量網(wǎng)絡(luò )分析儀）就可以立即看到這個(gè)效應。對測試板的測量表明，在3 GHz時(shí)損失約為0.25 dB/in，而在10 GHz時(shí)損失為1 dB/in，包括了兩個(gè)板邊連接器。

　　如要用窄于0.032英寸的焊盤(pán)與SMT器件或IC連接，可根據需要收窄中心導體，并盡可能靠近器件。如果實(shí)際的不連續性很小，那么當頻率不是非常高時(shí)，它的作用可以忽略不計。