高速PCB設計中的串擾分析與控制

　　當前，日漸精細的半導體工藝使得晶體管尺寸越來(lái)越小，因而器件的信號跳變沿也就越來(lái)越快，從而導致高速數字電路系統設計領(lǐng)域信號完整性問(wèn)題以及電磁兼容性方面的問(wèn)題日趨嚴重。信號完整性問(wèn)題主要包括傳輸線(xiàn)效應，如反射、時(shí)延、振鈴、信號的過(guò)沖與下沖以及信號之間的串擾等，其中信號串擾最為復雜，涉及因素多、計算復雜而難以控制。所以今天的電子產(chǎn)品設計迫切需要區別于傳統設計環(huán)境、設計流程和設計方法的全新思路、流程、方法和技術(shù)。

　　EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統的設計分析工具和方法學(xué)，這些技術(shù)涵蓋高速電路設計分析的方方面面：靜態(tài)時(shí)序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線(xiàn)器。同時(shí)還包括信號完整性驗證和Sign-Off，設計空間探測、互聯(lián)規劃、電氣規則約束的互聯(lián)綜合，以及專(zhuān)家系統等技術(shù)方法的提出也為高效率更好地解決信號完整性問(wèn)題提供了可能。信號完整性分析與設計是最重要的高速PCB板級和系統級分析與設計手段，在硬件電路設計中扮演著(zhù)越來(lái)越重要的作用，這里將討論信號完整性問(wèn)題中的信號串擾。

　　串擾解決方案

　　信號之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲電壓信號稱(chēng)為信號串擾。串擾超出一定的值將可能引發(fā)電路誤動(dòng)作從而導致系統無(wú)法正常工作。解決串擾問(wèn)題問(wèn)題可以從以下幾個(gè)方面考慮：

　　a. 在可能的情況下降低信號沿的變換速率

　　通常在器件選型的時(shí)候，在滿(mǎn)足設計規范的同時(shí)盡量選擇慢速的器件，并且避免不同種類(lèi)的信號混合使用，因為快速變換的信號對慢變換的信號有潛在的串擾危險。

　　b. 采用屏蔽措施

　　為高速信號提供包地是解決串擾問(wèn)題的一個(gè)有效途徑。然而，包地會(huì )導致布線(xiàn)量增加，使原本有限的布線(xiàn)區域更加擁擠。另外，地線(xiàn)屏蔽要達到預期目的，地線(xiàn)上接地點(diǎn)間距很關(guān)鍵，一般小于信號變化沿長(cháng)度的兩倍。同時(shí)地線(xiàn)也會(huì )增大信號的分布電容，使傳輸線(xiàn)阻抗增大，信號沿變緩。

　　c. 合理設置層和布線(xiàn)

　　合理設置布線(xiàn)層和布線(xiàn)間距，減小并行信號長(cháng)度，縮短信號層與平面層的間距，增大信號線(xiàn)間距，減小并行信號線(xiàn)長(cháng)度（在關(guān)鍵長(cháng)度范圍內），這些措施都可以有效減小串擾。

　　d. 設置不同的布線(xiàn)層

　　為不同速率的信號設置不同的布線(xiàn)層，并合理設置平面層，也是解決串擾的好方法。

　　e. 阻抗匹配

　　如果傳輸線(xiàn)近端或遠端終端阻抗與傳輸線(xiàn)阻抗匹配，也可以大大減小串擾的幅度。

　　串擾分析的目的是為了在PCB實(shí)現中迅速地發(fā)現、定位和解決串擾問(wèn)題。一般的仿真工具與環(huán)境中仿真分析與PCB布線(xiàn)環(huán)境互相獨立，布線(xiàn)結束后進(jìn)行串擾分析，得到串擾分析報告，推導出新的布線(xiàn)規則并且重新布線(xiàn)，再分析修正，這樣設計的反復比較多。

　　以圖1到圖6的6組串擾仿真案例進(jìn)行分析，受害網(wǎng)絡(luò )與侵害網(wǎng)絡(luò )上的驅動(dòng)器與負載完全一樣，信號線(xiàn)線(xiàn)寬、間距、并行長(cháng)度也都一樣，也就是說(shuō)它們控制串擾的物理規則完全一樣：圖1中侵害網(wǎng)絡(luò )與受害網(wǎng)絡(luò )兩個(gè)信號線(xiàn)方向相同，始終并行；圖2中兩個(gè)信號線(xiàn)方向相反，始終并行；圖3中兩個(gè)信號線(xiàn)方向相同，始終并行，信號線(xiàn)實(shí)施末端匹配；圖4中兩個(gè)信號線(xiàn)方向相同，串擾發(fā)生源端位置；圖5中兩個(gè)信號線(xiàn)方向相同，串擾發(fā)在中間位置；圖6中兩個(gè)信號線(xiàn)方向相同，串擾發(fā)在末端位置。

　　通過(guò)仿真分析可以看到，實(shí)際的串擾結果都不相同，并且差距很大。因此，一個(gè)好的工具應該不僅能夠分析串擾，并且能夠應用串擾規則進(jìn)行布線(xiàn)。另外，一般的布線(xiàn)工具僅限于物理規則驅動(dòng)，對控制串擾的布線(xiàn)只能通過(guò)設定線(xiàn)寬和線(xiàn)間距，以及最大并行走線(xiàn)長(cháng)度等物理規則來(lái)約束。采用信號完整性分析和設計工具集ICX可以支持真正意義上的電氣規則驅動(dòng)布線(xiàn)，其仿真分析和布線(xiàn)在一個(gè)環(huán)境下完成，在仿真時(shí)可以設定電氣規則和物理規則，在布線(xiàn)的同時(shí)自動(dòng)計算過(guò)沖、串擾等信號完整性要素，并根據計算的結果自動(dòng)修正布線(xiàn)。這樣的布線(xiàn)速度快，而且真正符合實(shí)際的電氣性能要求。

　串擾控制的信號完整性設計

　　高速PCB設計規則通常分兩種：物理規則和電氣規則。所謂物理規則是指設計工程師指定基于物理尺寸的某些設計規則，比如線(xiàn)寬為4Mil，線(xiàn)與線(xiàn)之間的間距為4Mil，平行走線(xiàn)長(cháng)度為4Mil等。而電氣規則是指有關(guān)電特性或者電性能方面的設計規則，如布線(xiàn)延時(shí)控制在1ns到2ns之間，某一個(gè)PCB線(xiàn)上的串擾總量小于70mV等等。

　　定義清楚了物理規則和電氣規則就可以進(jìn)一步探討高速布線(xiàn)器。目前市場(chǎng)上基于物理規則（物理規則驅動(dòng)）的高速布線(xiàn)器有AutoActive RE布線(xiàn)器、CCT布線(xiàn)器、BlazeRouter布線(xiàn)器和Router Editor布線(xiàn)器，實(shí)際上這些布線(xiàn)器都是物理規則驅動(dòng)的自動(dòng)布線(xiàn)器，也就是說(shuō)這些布線(xiàn)器只能夠自動(dòng)滿(mǎn)足設計工程師指定的物理尺寸方面的要求，而并不能夠直接受高速電氣規則所驅動(dòng)。

　　電氣規則直接驅動(dòng)的高速布線(xiàn)器對于確保高速設計信號完整性來(lái)說(shuō)非常重要，設計工程師總是最先得到電氣規則而且設計規范也是電氣規則，換句話(huà)說(shuō)我們的設計最終必須滿(mǎn)足的是電氣規則而不是物理規則，最終的物理設計實(shí)現滿(mǎn)足設計的電氣規則要求才是最本質(zhì)的。物理規則僅僅是元器件廠(chǎng)商或者是設計工程師自己對電氣規則作的一種轉換，我們總是期望這種轉換是對等的，是一一對應的。而實(shí)際情況并非如此。

　　以采用LVDS芯片來(lái)完成高速率（高達777.76Mbps）、長(cháng)距離（長(cháng)達100M）的數據傳輸為例，由于LVDS技術(shù)的信號擺幅是350mV，那么通常的設計規范總是要求信號線(xiàn)上總的串擾值應該小于等于信號擺幅的20%，也就是串擾的總量最大為350mV×20%=70mV，這就是電氣規則，其中20%的百分比取決于LVDS的噪聲容限，可以從參考手冊上獲得。

　　對于IS_Synthesizer來(lái)說(shuō)，設計工程師只要指定該LVDS信號線(xiàn)上的串擾值大小，布線(xiàn)時(shí)就能夠自動(dòng)調整和細化來(lái)確保滿(mǎn)足電性能方面的要求，在布線(xiàn)過(guò)程中會(huì )自動(dòng)考慮周?chē)行盘柧€(xiàn)對該LVDS信號的影響。而對基于物理規則驅動(dòng)的布線(xiàn)器來(lái)說(shuō)，首先需要進(jìn)行一些假想的分析和考慮，設計工程師總是認為信號之間的串擾僅僅取決于平行信號之間并行走線(xiàn)的長(cháng)度，所以可以在高速電路設計的前端環(huán)境中做一些假想的分析，比如可以假定并行走線(xiàn)的長(cháng)度是2.5mil，然后分析它們之間的串擾，這個(gè)值可能并不是70mV，但是可以根據得到的結論來(lái)進(jìn)一步調整并行走線(xiàn)的長(cháng)度，假如恰好當并行走線(xiàn)的長(cháng)度是某一個(gè)確定的值如7mil時(shí)信號之間的串擾值基本上就是70mV，那么設計工程師就認為只要保證差分線(xiàn)對并行走線(xiàn)的長(cháng)度控制在7mil范圍以?xún)染湍軌驖M(mǎn)足這樣的電氣特性要求（信號串擾值控制在70mV以?xún)龋?，于是在?shí)際的物理PCB布局布線(xiàn)時(shí)設計工程師就得到了這樣一個(gè)高速PCB設計的物理規則，常規的高速布線(xiàn)器都可以確保滿(mǎn)足這種物理尺寸方面的要求。

　　這里會(huì )存在兩個(gè)問(wèn)題：首先，規則的轉換并不等同，首先信號之間的串擾并非唯一由并行信號之間走線(xiàn)的長(cháng)度來(lái)決定，還取決于信號的流向、并行線(xiàn)段所處的位置，以及有無(wú)匹配等多種因素，而這些因素可能很難預料，甚至不可能在實(shí)際的物理實(shí)現之前充分地進(jìn)行考慮。所以經(jīng)過(guò)這樣的轉換之后，并不能夠確保在滿(mǎn)足這些物理規則的情況下，同時(shí)能夠滿(mǎn)足原始的電氣規則。這也是為什么上述的這些高速布線(xiàn)器在滿(mǎn)足規則的情況下，PCB系統仍然不能正常工作的很重要的一個(gè)原因。其次，在這些規則轉換時(shí)幾乎不可能同時(shí)考慮多方面的影響，如在考慮信號串擾時(shí)很難同時(shí)考慮到周?chē)邢嚓P(guān)信號線(xiàn)的影響。這兩方面的情況就決定了基于物理規則的高速布線(xiàn)器在高速、高復雜度的PCB系統設計中將存在很大的問(wèn)題，而真正基于電氣規則驅動(dòng)的高速PCB布線(xiàn)器就較好地解決了這方面的問(wèn)題。

　　本文小結

　　高速PCB板級、系統級設計是一個(gè)復雜的過(guò)程，包括信號串擾在內的信號完整性問(wèn)題帶來(lái)設計觀(guān)念、設計思路、設計流程以及設計手段的變革。確保在高速系統設計中迅速發(fā)現問(wèn)題、解決問(wèn)題，并且指導在新的設計中預防問(wèn)題的出現已經(jīng)成為今天高速系統設計的主流。