數字電路的抗干擾設計
加入技術(shù)交流群
1 干擾源及干擾的一般分類(lèi)
影響數字電路的干擾源大都產(chǎn)生在電流或電壓劇烈變化的部位，這些電荷劇烈移動(dòng)的部位就是噪聲源，即干擾源。
干擾類(lèi)型通常按干擾產(chǎn)生的原因、噪聲干擾模式和噪聲的波形性質(zhì)的不同的劃分。其中：按噪聲產(chǎn)生的原因不同，分為放電噪聲、浪涌噪聲、高頻振蕩噪聲等；按噪聲的波形、性質(zhì)不同，分為持續噪聲、偶發(fā)噪聲等；按噪聲干擾模式的不同可分為共模干擾和差模干擾。共模干擾和差模干擾是一種比較常用的分類(lèi)方法。共模干擾是信號對地的電位差，主要由電網(wǎng)串入、地電位差及空間電磁輻射在信號線(xiàn)上感應的共態(tài) ( 同方向 ) 電壓迭加所形成。共模電壓可通過(guò)不對稱(chēng)電路轉換成差模電壓，它會(huì )直接影響測控信號，造成元器件損壞 ( 這就是一些系統 I ／ O 模件損壞率較高的主要原因 ) ，這種共模干擾可以是直流、亦可為交流。差模干擾主要是指作用于信號兩極之間的干擾電壓，其中最主要的是空間電磁場(chǎng)在信號間耦合感應及不平衡電路的轉換共模干擾所形成的電壓，它會(huì )直接疊加在信號上，影響測量與控制精度。
2 數字 AV 的產(chǎn)品特點(diǎn)
數字 AV 產(chǎn)品的核心是 DSP(Digiial SignalProcessing) 系統，該系統可對音視頻信號進(jìn)行高速的數字信號處理，使人們視聽(tīng)享受達到較完美的境地。同時(shí)，由于數字信號處理的碼率很高，一般 VCD 視盤(pán)機的 MPEG1 視頻數據率和音頻數據率之和約 1.5 Mb ／ s ； DVD 的 MPEG2 音視頻可變碼率平均為 4.69 Mb ／ s ，最大速率達 10.7 Mb ／ s ，可見(jiàn)碼率之高，而且，處理系統又與高速的存儲器配合使用數據的讀寫(xiě)。隨著(zhù)碼率的不斷提高，數字信號處理的速度越來(lái)越快，故會(huì )產(chǎn)生與速度成正比的大量干擾脈沖，且頻率越來(lái)越高，幅度越來(lái)越大，從而對產(chǎn)品的抗干擾設計帶來(lái)更大的難度，這也是產(chǎn)品品質(zhì)高低的關(guān)鍵所在。
3 數字電路的常見(jiàn)干擾
數字 AV 產(chǎn)品的數字信號處理系統的常見(jiàn)噪聲有以下幾種：
(1) 電源噪聲：主要是 DSP 電路、 CPU 、動(dòng)態(tài)存儲器件和其它數字邏輯電路在工作過(guò)程中的邏輯狀態(tài)高速變換，從而造成系統電流和電壓變化所產(chǎn)生的噪聲，同時(shí)也包括溫度變化時(shí)的直流噪聲以及供電電源本身產(chǎn)生的噪聲；
(2) 地線(xiàn)噪聲：系統內各部分地線(xiàn)之間出現電位差或存在接地阻抗所引起的接地噪聲；
(3) 反射噪聲：指的是傳輸線(xiàn)路各部分的特性阻抗不同或與負載阻抗不匹配時(shí)，其傳輸信號在終端 ( 或臨界 ) 部位將產(chǎn)生反射，從而使信號波形發(fā)生畸變或產(chǎn)生振蕩。
(4) 串擾噪聲：由于扁平電纜或束捆導線(xiàn)等傳輸線(xiàn)之間、印制電路板內平行印制導線(xiàn)之間的電磁感應以及高速開(kāi)關(guān)電流通過(guò)分布電容等寄生參數把無(wú)用信號成分疊加在目的信號上所引起的噪聲。
可見(jiàn)，形成干擾的基本要素有干擾源、傳播路徑和敏感器件三點(diǎn)。因此，抗干擾設計的基本原則為抑制干擾源、切斷干擾傳播路徑、提高敏感器件的抗干擾性能。
4 干擾噪聲的抑制措施
4.1 電源和地線(xiàn)噪聲的抑制
抑制電源干擾是抗干擾設計中最先考慮和最重要的原則。電源在向系統提供能源的同時(shí)，會(huì )將其噪聲加到所供電的電源上；電網(wǎng)上的強干擾也會(huì )通過(guò)電源進(jìn)入電路；此外，即使電池供電，其電池本身也有高頻噪聲。事實(shí)上， DVD 所用的電源就經(jīng)歷了從線(xiàn)性電源、高壓開(kāi)關(guān)電源和低壓開(kāi)關(guān)電源的過(guò)程。
抑制電源干擾就是盡可能的減小干擾源的 du ／ dt 和 di ／ dt 。減小干擾源的 du ／ dt 主要通過(guò)在干擾源兩端并聯(lián)電容來(lái)實(shí)現。減小干擾源的 di ／ dt 則可在干擾源回路串聯(lián)電感或電阻以及增加續流二極管來(lái)實(shí)現。常用措施如下：
(1) 在電源變壓器的前端加裝電源濾波器，這種電源濾波器具有良好抑制共模噪聲和串模噪聲的能力，可隔離外部和內部脈沖噪聲的干擾；
(2) 采用開(kāi)關(guān)電源來(lái)取代線(xiàn)性電源以提高整機的性能；
(3) 選用貼片元件并盡可能縮短元件的引腳長(cháng)度，以減小元件分布電感的影響；同時(shí)應選用噪聲容限大的數字 IC 。
(4) 在 VDD 及 VOC 電源端盡可能靠近器件處接入濾波電容，以縮短開(kāi)關(guān)電流的流通途徑，可用 10 μ F 鋁電解和 0.1 μ F 獨石電容并聯(lián)接在電源腳上。對于 MPEG 板主電源輸入端租 MPEG 解碼芯片以及 DRAM 、 SDRAM 等高速數字 IC 的電源端，可用鉭電解電容代替鋁電解電容，因為在高頻時(shí)，鉭電解的對地阻抗比鋁電解小得多。
(5) 對數?；旌想娐?， VDD 與 VOC 應連到模擬電源 VOC ， AGND 與 DGND 接到模擬地 AGND 。根據 BB 、 PHILIPS 、 ALPINE 等公司的實(shí)驗結果，建議把 D ／ A 器件視為模擬器件，因此， MPEG 電路與 D ／ A 器件連接中， D ／ A 器件必須置于 AGND 上，同時(shí)要提供一條數字回路以供這些數字噪聲／能量反饋回信號源，從而減小數字器件的噪聲對模擬電路的影響，提高 D ／ A 器件的動(dòng)態(tài)特性。
根據實(shí)測 DVD 機 MPEG 解壓板數字電源 VDD 與模擬電源 VOC 的噪聲電平可知，電源上疊加的噪聲電平已相當小， VDD 噪聲電平與 VOC 噪聲電平的波形基本一致，且數字電源噪聲電平 (VPP=85 mV) 明顯大于模擬電源的噪聲電平，這說(shuō)明，此處的干擾脈沖主要是數字信號產(chǎn)生的。
4.2 反射干擾噪聲的抑制
在 DSP 輸出端加適當電阻可使之與束捆線(xiàn)和扁平電纜的特性阻抗基本一致，并使發(fā)送端的阻抗基本匹配，從而抵消數字信號脈沖的上升／下降過(guò)沖。此外，把束捆線(xiàn)的長(cháng)度縮短到 1 max 以下，也可以減輕波形畸變。從而使 DSP 的波形明顯改善。
事實(shí)上，也可以用終端二極管取代匹配電阻。此法已在數字 IC 的芯片制作中被廣泛用作輸入輸出端的匹配和保護網(wǎng)絡(luò )。這種匹配方法能改善終端波形，且對發(fā)送端的電平高低沒(méi)有影響，同時(shí)具有補設方便，多個(gè)同機負載時(shí)可達到最佳匹配，可有效抑制過(guò)沖脈沖等優(yōu)點(diǎn)。
在系統中外加整形電路也可以減小因連接線(xiàn)不匹配而引起的干擾噪聲，整形電路通常加在輸入端之前，但是也應當注意，不能使信號產(chǎn)生新的相位變化。
4.3 數字信號的串擾抑制
在考慮數字信號的串擾抑制時(shí)，應盡可能縮短信號線(xiàn)的傳輸長(cháng)度。在多種電平的信號傳輸時(shí)，應盡量把前后沿時(shí)間相近的同級電平信號劃為一組進(jìn)行傳輸。 DATA 、 BCK 、 LRCK 信號與主時(shí)鐘之間應使用一根地線(xiàn)相互隔離。必要時(shí)，也可用屏蔽線(xiàn)代替束捆線(xiàn)來(lái)傳輸 MCLK 和 BCK 時(shí)鐘，以減小串擾和輻射。
在雙面印制板布線(xiàn)時(shí)，可用正面傳輸高頻數字信號和時(shí)鐘信號，然后在其傳輸印制電路背面盡可能加大接地面積。這樣，由于平行導線(xiàn)間的分布電容在導線(xiàn)接近地平面時(shí)會(huì )變小，信號線(xiàn)之間串音干擾就會(huì )減??；在 MPEG 芯片、 DRAM 、 SDRAM 及其它高速數字器件的印制板布線(xiàn)時(shí)，可在其背面布上大片地線(xiàn)，這樣，地線(xiàn)就可以旁路或屏蔽器件產(chǎn)生的高頻脈沖噪聲。
5 結束語(yǔ)
電磁兼容技術(shù)是一門(mén)迅速發(fā)展的交叉學(xué)科，涉及到電子、計算機、通信、航空航天、鐵路交通、電力、軍事以及人民生活的各個(gè)方面。因此，在數字 AV 產(chǎn)品設計、試制過(guò)程中，應把電磁兼容設計作為設計過(guò)程的重要一環(huán)，從元件選購、電路板設計及整機整體布局就各方面嚴格按照數字電路的抗干擾設計要求，來(lái)設計、開(kāi)發(fā)具備良好電磁兼容性能和優(yōu)良音視頻性能的數字 AV 產(chǎn)品。
模擬信號相關(guān)文章:什么是模擬信號
電源濾波器相關(guān)文章:電源濾波器原理
電荷放大器相關(guān)文章:電荷放大器原理 數字濾波器相關(guān)文章:數字濾波器原理 網(wǎng)線(xiàn)測試儀相關(guān)文章:網(wǎng)線(xiàn)測試儀原理
評論