多模式開(kāi)關(guān)電源控制芯片的低功耗設計方案

　　引 言

　　所謂多模式控制就是在開(kāi)關(guān)電源的工作中根據負載情況的不同采用不同的控制策略，以降低其功耗，提高效率。它是針對常用開(kāi)關(guān)電源在輕載和待機條件下效率低的特點(diǎn)提出的，其設計思想可描述為：在重載下采用PWM 模式，以發(fā)揮其重載下效率高的優(yōu)點(diǎn);在輕載下采取PFM 模式，通過(guò)降低開(kāi)關(guān)頻率來(lái)降低功耗;而在極輕載條件下(待機模式下)則采取BURST模式來(lái)降低功耗。

　　針對降低多模式開(kāi)關(guān)電源控制芯片在輕載與待機工作模式下功耗，提高其全負載條件下工作效率的需要，提出一種開(kāi)關(guān)電源控制芯片供電系統的設計方案，實(shí)現了其在啟動(dòng)、關(guān)斷、重載、輕載以及待機等各種工作情況下的高效率低功耗工作。該供電系統主要包括欠壓鎖定電路、數字模塊電源單元和兩種不同的模擬模塊電源單元，以及狀態(tài)檢測模塊和模式控制邏輯單元，能夠實(shí)現電源的上電、掉電控制，同時(shí)能夠根據電源的負載條件控制各模塊的開(kāi)通關(guān)斷以實(shí)現低功耗工作。該系統已應用于綠色多模式反激式開(kāi)關(guān)控制器的設計中，取得了提高電源效率、降低待機功耗的作用。芯片采用1.5 um BiCMOS工藝設計制成。測試表明，所設計電源的各項指標均已達到設計要求?！　?/P>

1 系統與電路設計

　　1.1 系統構成

　　整個(gè)系統的構成如圖1所示。系統中包括一個(gè)欠壓鎖定電路(UVLO,Under voltage lockout)，用于保證電路在合適的電壓范圍內正常工作;一個(gè)帶隙基準電壓源和一個(gè)專(zhuān)為數字模塊供電的電壓源(記為VDD_D)，分別為芯片提供基準偏置和數字部分的電源。具體構成時(shí)此兩模塊包含在UVLO模塊內。兩個(gè)電壓調整器(REGULATOR)分別產(chǎn)生一個(gè)5 V和一個(gè)4.3 V 的穩定電壓，其中5 V穩定電壓源輸出記為REG,用于在重載時(shí)為控制器供電(輕載時(shí)關(guān)斷);4.3 V 穩定電壓源輸出記為VDD_AD,用于輕載時(shí)的供電。當然，必要時(shí)還可以利用帶隙基準產(chǎn)生更多不同的電壓以滿(mǎn)足復雜控制模式的需要。

　　圖1電源系統框圖

　　此外，本設計中還設置了一個(gè)REF-OK模塊來(lái)判斷上電后電源系統是否已進(jìn)入正常工作狀態(tài)。

　　1.2 欠壓鎖定電路的設計

　　欠壓鎖定電路又稱(chēng)UVLO,見(jiàn)圖2.圖中 VDD為芯片外部供電電源，設計值為12 V.欠壓鎖定電路的窗口設置為7~9.5 V,即上電后電壓上升到大于9.5V 時(shí)芯片開(kāi)始正常工作，而當供電電壓小于7 V時(shí)芯片停止工作?？紤]到欠壓鎖定電路在電源控制芯片中的重要性，設計給出了兩種實(shí)現方案，并對兩種控制策略的性能進(jìn)行了分析與比較。

　　圖2 兩個(gè)比較器實(shí)現的欠壓鎖定電路

　　圖2給出第一種欠壓鎖定電路的原理圖，稱(chēng)為U-VLO1,這是用兩個(gè)比較器實(shí)現的欠壓鎖定電路。VDD是外部供電電壓源，K1、K2 是小于1的常數，且K1>K2,VREF為1.25 V帶隙基準電壓，LATCH是由兩個(gè)反相器組成的鎖存器。圖中標的UVLO_out代表欠壓鎖定信號，狀態(tài)設置是UVLO_out=0時(shí)有效。

　　電路的工作原理可簡(jiǎn)述如下：12 V供電電壓可在VDD比較低時(shí)建立一個(gè)PTAT (ProportiONal toabsolute temperature)電流源，然后利用其建立起帶隙基準電壓源;當VDD由0上升時(shí)，帶隙基準電壓r首先建立，此時(shí)兩個(gè)比較器的輸出為低電位，P1導通，輸出為高電位;當K1VDD大于 r時(shí)，COMP1輸出跳變，N1管導通，鎖存器鎖存上一個(gè)信號，UVLO為高電位(注意其為低電位有效);當K2VDD大于VREF 時(shí)，N2導通，則UVLO-out為低電位，使能其他模塊;隨著(zhù)VDD減小，K2VDD首先小于VREF,N2關(guān)斷，則鎖存器鎖存信號，UVLO-out保持;當 VDD減小到K1 VDD小于VREF時(shí)COMP1跳變，P1導通，N1關(guān)斷，則輸出UVLO-out為高電位，關(guān)斷整個(gè)控制芯片。

　　表1 UVLO 的狀態(tài)對應表

　　另一個(gè)方案是利用一個(gè)比較器實(shí)現的UVLO電路，稱(chēng)UVLO2.該電路的特點(diǎn)是通過(guò)外部遲滯實(shí)現了欠壓鎖定功能，可應用于高壓和低壓場(chǎng)合，如圖3.電路的工作原理如下：當VDD由0上升到一個(gè)比較小的值時(shí)，帶隙基準電壓VREF首先建立，當VDD上升到：

　　時(shí)，比較器開(kāi)始跳變，N1關(guān)斷，UVLO-out為0,使能整個(gè)控制芯片。當外部電源電壓開(kāi)始減小到：