<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 電源與新能源 > 設計應用 > 零電壓反激式開(kāi)關(guān)電源芯片IRIS4015原理及設計要點(diǎn)

零電壓反激式開(kāi)關(guān)電源芯片IRIS4015原理及設計要點(diǎn)

作者: 時(shí)間:2012-03-15 來(lái)源:網(wǎng)絡(luò ) 收藏
  當MOSFET關(guān)斷時(shí)C1開(kāi)始被緩慢放電,C1電壓下降,其下降過(guò)程由C1值和放電電流確定,當C1的值降到1.2V左右時(shí),振蕩器輸出導通信號,MOSFET重新導通,同時(shí)C1瞬間充電到5.6V左右,電路重復以上振蕩周期。上述由VR5(ID)的斜率確定的時(shí)間就是MOSFET的導通時(shí)間,C1和直流放電電路所確定的固定時(shí)間是MOSFET的關(guān)斷時(shí)間,這個(gè)固定時(shí)間被直流放電電路限制在50μS左右。

2.2 次級電壓控制方式

  次級輸出為電壓控制方式,如圖3所示,在輸出端設計的過(guò)電壓使光電耦合器的LED中有電流流過(guò),引起反饋電流流過(guò)光電耦合器的三極管,并依次流過(guò)R4和R5,產(chǎn)生壓降VR4和VR5,使COMP1反向所需的VR5電壓(ID的峰值)被VR4(由FB電流產(chǎn)生)控制。因此如圖4所示:VR4在OCP/FB端產(chǎn)生附加直流偏置電壓,通過(guò)這一附加偏置電壓縮短O(píng)CP/FB端電壓達到門(mén)限電壓V th(1)的0.73V所需的時(shí)間來(lái)降低MOSFET的導通時(shí)間。這將導致反向變壓器的儲能降壓,通常,來(lái)自VR4的偏壓在輕載時(shí)增加,而且MOSFET導通時(shí)沖擊電流產(chǎn)生的噪聲能使比較器1誤動(dòng)作,為避免這個(gè)問(wèn)題,可在MOSFET截止時(shí),用一個(gè)無(wú)源低通濾波器R4、C5和有源濾波器來(lái)減小OCP/FB與GND之間的動(dòng)態(tài)靜態(tài)阻抗,有源低通濾波器是OCP/FB端與地之間的一個(gè)1.35mA直流旁路,它將使MOSFET導通時(shí)OCP/FB端的靜態(tài)阻抗降低一半左右,而MOSFET導通時(shí)產(chǎn)生噪聲由C5來(lái)吸收




2.3 準諧振工作方式的分析

  準諧振方式是在VDS最小情況下的情況下,由初級線(xiàn)圈電感和一個(gè)緩沖電容器提供一個(gè)控制MOSFET開(kāi)通 的諧振信號,以降低開(kāi)關(guān)損耗。在這種工作模式下的OCP/FB將高于Vth(2)=1.45V(最大6V),當這個(gè)電壓維持在Vth(1)以上時(shí),MOSFET保持關(guān)斷狀態(tài)(注意:準諧振信號最小持續時(shí)間1us)。因此,準諧振模式下的諧振頻率的一半周期用來(lái)使MOSFET導通。
  漏極和源極之間的諧振電容C3與變壓器初級電感形成諧振電路,在控制繞組D與OCP/FB端加一個(gè)由C3、D4、R5組成的延遲電路產(chǎn)生準諧振信號,在MOSFET截止時(shí)控制比較器2并觸發(fā)準諧振方式。由 于延遲電路的存在,即使變壓器上的全部能量都傳送到次級線(xiàn)圈,反饋到OCP/FB的準諧振信號也不會(huì )立即下降,這是因為C4和C5由有源濾波器(1.35mA的電流吸收器)和R6、R7的復合阻抗放電,某周期后,電壓降到Vth(1)或低于它,延遲時(shí)間取決于初級電感和C3。調整C4使得當MOSFET和VDS達到準諧振信號的最低點(diǎn)時(shí),MOSFET導通,因此延遲時(shí)間由C4和C5的放電時(shí)間確定,即使沒(méi)有C4,也會(huì )有一段延遲時(shí)間,當OCP/FB端和GND之間的最大電壓為6V時(shí),準諧振信號必須低于這個(gè)電壓。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>